基于VHDL的8位十进制频率计的详细设计。
基于VHDL的8位十进制频率计的详细设计。...
基于VHDL的8位十进制频率计的详细设计。...
简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块,并调试得到正确仿真...
该程序详细介绍了51实现的频率计的设计使用编程代码...
基于FPGA的数字频率计的设计,可测量从1hz到10000hz,误差在1hz以内,是EDA课程学习很好的实例。...
基于单片机的频率计系统设计,真的很不错,大家快下啊!...
基于单片机的频率计系统设计,真的很不错,大家快下啊!...
基于单片机的频率计系统设计,真的很不错,大家快下啊!...
课程设计-数字频率计 能够很好实现频率计功能...
简易数字频率计题解.( 1997年 B 题 ) 编写与讲解人:田良(东南大学无线电系,2003年3月12日) 一)任务 设计并制作一台数字显示的简易频率计。 (二)要求 1.基本要求 ...
基于高速串行BCD 码除法的数字频率计的设计...