自己做的FPGA下的频率计模块化设计 附有完整的程序和仿真图纸
自己做的FPGA下的频率计模块化设计 附有完整的程序和仿真图纸...
自己做的FPGA下的频率计模块化设计 附有完整的程序和仿真图纸...
这是我课程设计做的数字频率计的设计,不知道会不会太简单或者重复了。...
基于51单片机设计的用1602 显示数字钟 频率计 歌曲...
基于FPGA设计的数字频率计,用VHDL写的代码。。。。有6各模块...
实验四 频率计 实验要求:设计一个有效位为4位的十进制的数字频率计。...
这个是在vhdl环境下的频率计的系统设计。...
[frequent.rar] - 等精度频率计的设计,已经在实验箱上运行的。...
——9999计数器模块 四输出 设计要求频率计为四段显示,故计数器采用0~~9999计数,可以很好的利用数码管,以及增加频率计的精确度。模块内包含俩个进程,一为计数进程,二为时基信号控制计数模块...
使用vriloge硬件描述语言设计数字频率计,其对于高频测量精确,可测范围0—99999999HZ,在MAX+PLUSII中运行通过并在实验箱上运行通过达到要求...
verilog设计的4位频率计,可以测量方波、三角波、正弦波;测量范围10Hz~10MHz,测量分辨率1Hz,测量误差1 Hz;测量通道灵敏度50mv...