频域设计技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
用VHDL 语言描述频率计的设计,其开发均在FPGA中
带分频器的bcd计数电路设计,verilog源码
基于FPGA简易数字频率计设计
一个自己用keil和Proteus设计的C51频率计代码,与大家一同分享!
PLD数字显示频率计的设计1
基于FPGA的数字频率计的设计,可测量从1hz到10000hz,误差在1hz以内,是EDA课程学习很好的实例。
频率计程序设计与仿真验证,基于VHDL语言
加载登录表单中...
加载注册表单中...
加载表单中...