数控分频器及其应用VHDL源代码
本设计以8位可并行预置的分频器为模块,设计出PWM及征服脉冲宽度由两个8位输入数据控制的方波发生器。开发环境为Quartus II 9.0。
2023-11-29
2