搜索结果
找到约 5,247 项符合
预置数 的查询结果
教程资料 用CPLD设计实现一个具有预置数的数字钟
本设计要实现一个具有预置数的数字钟的设计,具体要求如下:\r\n1. 正确显示年、月、日 \r\n2. 正确显示时、分、秒 \r\n3. 具有校时,整点报时和秒表功能 \r\n4. 进行系统模拟仿真和下载编程实验,验证系统的正确性 \r\n
其他嵌入式/单片机内容 计数器 同步异步预置数清零 verilog hdl 编写
计数器 同步异步预置数清零 verilog hdl 编写
VHDL/FPGA/Verilog 本设计要实现一个具有预置数的数字钟的设计,具体要求如下: 1. 正确显示年、月、日 2. 正确显示时、分、秒 3. 具有校时,整点报时和秒表功能 4. 进行系统模拟仿真和下载编程实验,验
本设计要实现一个具有预置数的数字钟的设计,具体要求如下:
1. 正确显示年、月、日
2. 正确显示时、分、秒
3. 具有校时,整点报时和秒表功能
4. 进行系统模拟仿真和下载编程实验,验证系统的正确性
汇编语言 用2051制的绕线机[5位数+可预置数+减速+可逆计数器
用2051制的绕线机[5位数+可预置数+减速+可逆计数器
VHDL/FPGA/Verilog 带LDN的的同步的预置数端子
带LDN的的同步的预置数端子，并且带CLR的异步清零端
VHDL/FPGA/Verilog EDA常用计数函数VHDL程序设计
EDA常用计数函数VHDL程序设计，减法计数器：可预置数：
单片机开发 简易数控直流电源 摘要：本实验设计了一个以单片机89C51为基本控制核心的简易数控直流电源。.该设计包括直流电源输入及输出两部分
简易数控直流电源
摘要：本实验设计了一个以单片机89C51为基本控制核心的简易数控直流电源。.该设计包括直流电源输入及输出两部分，可完成0~15V之间各不同幅值的电压的输出，能够预置数，能够自动扫描输出电压并直接显示到LED数码显示管上，并可扩展输出三角波等波型。其中电压输出部分，既可手动的每按”+””-”键一下进 ...
单片机开发 本程序实现了一个信号发生器。此信号发生器是由两个完全相同的可自加载加法计数器LCNT8组成
本程序实现了一个信号发生器。此信号发生器是由两个完全相同的可自加载加法计数器LCNT8组成，它的输出信号的高低电平脉宽可分别由两组8位预置数进行控制。
VHDL/FPGA/Verilog 数控分频器的设计数控分频器的功能就是当在输入端给定不同输入数据时
数控分频器的设计数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比，数控分频器就是用计数值可并行预置的加法计数器设计完成的，方法是将计数溢出位与预置数加载输入信号相接即可。 ...