基于DSP Builder数字信号处理器的FPGA设计
基于DSP Builder数字信号处理器的FPGA设计...
基于DSP Builder数字信号处理器的FPGA设计...
针对使用硬件描述语言进行设计存在的问题,提出一种基于FPGA并采用DSP Builder作为设计工具的数字信号处理器设计方法。并按照Matlab/Simulink/DSP Builder/QuartusⅡ设计流程,设计了一个12阶FIR 低通数字滤波器,通过Quartus 时序仿真及嵌入式逻辑分析仪...
一种具有功耗管理特性的DSP处理器的结构设计。该处理器采用4级流水线和增强型的哈佛并行系统结构及完善的时钟管理模块,提供了一种DSP处理器的集成设计。...
NiosII软核处理器是Altera公司开发,基于FPGA操作平台使用的一款高速处理器,为了适应高速运动图像采集,提出了一种基于NiosII软核处理的步进电机接口设计,使用verilog HDL语言完成该接口设计,最后通过QuartusII软件,给出了实验仿真结...
为了克服已有的双向MIMO中继系统模型中预编码技术计算量大的缺点,提出了一种基于双向MIMO系统的三时段预编码策略,给出了该策略的模型和算法。该模型的中继节点预均衡各信道状态信息影响(CSI)后将合并信号分时段发送给不同通信节点,简化了传统中继转发矩阵对多信道信息的联合设计。理论计算和仿真结果表明,...