📚 静态时序分析技术资料

📦 资源总数：17667
💻 源代码：19122
静态时序分析（英语：StaticTimingAnalysis,STA），或称静态时序验证，是电子工程中，对数字电路的时序进行计算、预计的工作流程，该流程不需要通过输入激励的方式进行仿真。

🔥 静态时序分析热门资料

查看全部17667个资源 »

　　3 FPGA设计流程 　　完整的FPGA 设计流程包括逻辑电路设计输入、功能仿真、综合及时序分析、实现、加载配置、调试。FPGA 配置就是将特定的应用程序设计按FPGA设计流程转化为数据位流加载到FPGA 的内部存储器中，实现特定逻辑功能的过程。由于FPGA 电路的内部存储器都是基于RA...

📅 👤 oojj
Xilinx FPGA 集成电路 动态老化

JAVAJTest只是做出了一个测试代码框架而已，正真的测试代码，最终还是要用户自己来实现。 因此，我认为，JTest最大的优势在于静态代码分析，至于自动生成测试代码，只是商业上的一个嘑头而已，当然生成测试代码框架也是不错的，但是千万不要以为什么事情都不用自己做了！...

📅 👤 qb1993225
JAVAJTest 测试代码

💻 静态时序分析源代码

查看更多 »
💻
tft屏时序分析 - 硬件、单片机基础 - 既然选择了远方，只有风雨兼程．.ht
💻
基于fpga芯片的功能仿真平台构建及静态时序分析.pdf
💻
静态时序分析在高速fpga设计中的应用.pdf
💻
静态时序分析（static timing analysis）基础及应用.pdf
💻
readme.html
💻
静态时序分析在高速fpga设计中的应用.pdf
📂 静态时序分析资料分类
🔥 热门资料 查看最受欢迎的资源 💻 源代码 程序代码与工程文件 📚 全部资料 17667 个资源