集成电路板
共 96 篇文章
集成电路板 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 96 篇文章，持续更新中。
线性及逻辑器件选择指南
<P>绪论 3<BR>线性及逻辑器件新产品优先性<BR>计算领域4<BR>PCI Express®多路复用技术<BR>USB、局域网、视频多路复用技术<BR>I2C I/O扩展及LED驱动器<BR>RS-232串行接口<BR>静电放电(ESD)保护<BR>服务器/存储10<BR>GTL/GTL+至LVTTL转换<BR>PCI Express信号开关多路复用<BR>I2C及SMBus接口<B
IBIS模型第3部分-利用IBIS模型研究信号完整性问题
<div>
本文是关于在印刷电路板 (PCB) 开发阶段使用数字输入/输出缓冲信息规范(IBIS) 模拟模型的系列文章之第 3 部分（共三部分）。“第 1 部分”讨论了 IBIS仿真模型的基本组成，以及它们在 SPICE 环境中产生的过程1。“第 2 部分”讨论了 IBIS 模型有效性验证。2 在设计阶段，我们会碰到许多信号完整性问题，而 IBIS
定时器芯片555,556,7555,7556之关的联系与区别
555 定时器是一种模拟和数字功能相结合的中规模集成器件。一般用双极性工艺制作的称为 555，用 CMOS 工艺制作的称为 7555，除单定时器外，还有对应的双定时器 556/7556。555 定时器的电源电压范围宽，可在 4.5V~16V 工作，7555 可在 3~18V 工作，输出驱动电流约为 200mA，因而其输出可与 TTL、CMOS 或者模拟电路电平兼容。 555 定时器成本低，性能可靠
数字集成电路及应用
数字集成电路及应用
贴片胶与滴胶工艺
表面贴片胶(SMA,surface mount adhesives)用于波峰焊接和回流焊接，以保持组件在印刷电路<BR>板(PCB)上的位置，确保在装配线上传送过程中组件不会丢失。<BR>PCB装配中使用的大多数表面贴片胶(SMA)都是环氧树脂(epoxies)，虽然还有聚丙烯(acrylics)用于特殊的用途。在高速滴胶系统引入和电子工业掌握如何处理货架寿命相对较短的产品之后，环氧树脂已成为世界
基于ADF4350的多频段信号源的设计与实现
<div>
摘要ADF4350是ADI公司生产的集成了电压控制振荡器(VCO)的宽带频率合成器。介绍了该宽带频率合成器的基本原理和工作特性，给出了一种用C8051F320单片机控制ADF4350的硬件电路结构和软件程序设计方法， 得到了应用在测量船的s和C频段信号源。该信号源通过上位机软件的简单设置， 可以方便地实现现场控制，满足测量船的使用要求。经测试表明，该信号源覆盖了测量船s和c频段系统的
4-20mA转0-5V隔离放大器
IPO EM系列模拟信号隔离放大器是一种将输入信号隔离放大、转换成按比例输出的直流信号混合集成厚模电路。
采用归零法的N进制计数器原理
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">计数器是一种重要的时序逻辑电路，广泛应用于各类数字系统中。介绍以集成计数器74LS161和74LS160为基础，用归零法设计N进制计数器的原理与步骤。用此方法设计了3种36进制计数器，并用Multisim10软件进行仿
典型的集成ADC芯片
A/D转换
集成运放应用电路设计实例汇总
全面的常用运放电路设计
SMT生产线贴片机负荷均衡优化
摘要：采用表面组装技术（surface mountt echnology,SMT）进行印制板级电子电路组装是当代组装技术发展的主流。典型的SMT生产线是由高速机和多功能机串联而成，印制电路板（printed circuit board,PCB）上的元器件在贴片机之间的负荷均衡优化问题是SMT生产调度的关键问题。以使贴片时间与更换吸嘴时间之和最大的工作台生产时间最小化为目标构建了负荷均衡模型，开发了
信号放大电路
<P class=MsoNormal style="MARGIN: 0cm 0cm 0pt; LINE-HEIGHT: 18pt; mso-line-height-rule: exactly; tab-stops: 20.0pt"><FONT size=3>2-1 何谓测量放大电路？对其基本要求是什么？ <p></p></FONT></P>
<P class=MsoNormal style="MA
集成运算放大器原理
集成运算放大器原理和运用
CMOS工艺多功能数字芯片的输出缓冲电路设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">为了提高数字集成电路芯片的驱动能力，采用优化比例因子的等比缓冲器链方法，通过Hspice软件仿真和版图设计测试，提出了一种基于CSMC 2P2M 0.6 μm CMOS工艺的输出缓冲电路设计方案。本文完成了系统的
北大数字集成电路基础课件
数字电路基础课件PDF