GB6109.11-1990漆包圆绕组线 第11部分：200级聚酯亚胺 聚酰胺酰亚胺复合漆包铜圆线
上传时间： 2013-07-06
上传用户：eeworm
专辑类-电子工艺-质量及可靠性相关专辑-80册-9020M 电路板级的电磁兼容设计-23页-1.7M.pdf
上传时间： 2013-07-11
上传用户：wdq1111
专辑类-实用电子技术专辑-385册-3.609G 集成门电路及其应用-314页-4.4M.pdf
上传时间： 2013-04-24
上传用户：dengzb84
专辑类-医用电子专辑-15册-1307M 医用级红外脉搏计数器.doc
上传时间： 2013-06-29
上传用户：lrx1992
专辑类-电子基础类专辑-153册-2.20G 门电路-168页-2.0M.pdf
上传时间： 2013-04-24
上传用户：juyuantwo
多电平逆变器中每个功率器件承受的电压相对较低，因此可以用低耐压功率器件实现高压大容量逆变器，且采用多电平变换技术可以显著提高逆变器输出电压的质量指标。因此，随着功率器件的不断发展，采用多电平变换技术将成为实现高压大容量逆变器的重要途径和方法。本文选取其中一种极具优势的多电平拓扑结构一级联多电平变频器作为研究对象，完成了其拓扑结构、控制策略及测控系统的设计。 @@ 首先，对多电平变频器的研究意义，国内外现状进行了分析，比较了三种成熟拓扑结构的特点，得出了级联型多电平变频器的优点，从而将其作为研究对象。对比分析了四种调制策略，确定载波移相二重化的调制方法和恒压频比的控制策略，进行数学分析和理论仿真，得出了选择的正确性及可行性。并指出了级联单元个数与载波移相角的关系和调制比对输出电压的影响；完成了级联变频器数学模型的建立和死区效应的分析。 @@ 其次，完成了相关硬件的设计，包括DSP、CPLD、IPM的选型，系统电源的设计、检测(转速、电流、电压、故障)电路的设计、通信电路的设计等。用Labwindows/CVI实现了上位机界面的编写，实现了开关机、设定转速、通信配置、电压电流转速检测、电流软件滤波、谐波分析。编写了下位机DSP的串口通信、AD转换、转速检测(QEP)以及部分控制程序。 @@ 最后，在实验台上完成硬件和软件的调试，成功的实现了变频器载波移相SPWM的多电平输出，并驱动异步电机进行了空载变频试验，测控界面能准确的与下位机进行通信，快捷的给定各种控制命令，并能实时的显示变频器的输出频率、输出电压和输出电流，为实验调试增加了方便性，提高了工作效率。 @@关键词：级联多电平逆变器；载波移相；IPM；DSP；Labwindows/CVI；测控界面
上传时间： 2013-04-24
上传用户：米卡
由于下一代微处理器的工作电压越来越低，所需电流越来越大，现有的5V、12V输入的电压调节模块（VRM）已经不能满足它的要求了，因此把VRM的输入母线电压提高到48V是必然的趋势。这样做能够减小输入电流从而使得母线损耗减小，有利于效率提高，同时可以大大减小输入滤波器体积。 本课题首先分析了VRM的发展现状和常用拓扑，以及未来的发展趋势，并在此基础上介绍了级联式流馈推挽DC/DC变换器的概念。接着，具体分析了Buck与推挽级联式流馈DC/DC变换器、双通道交错并联型Buck与推挽级联式流馈DC/DC变换器的原理和工作过程。再接着，分别介绍了Buck与推挽级联式流馈DC/DC变换器、双通道交错并联型Buck与推挽级联式流馈DC/DC变换器及其控制同路的建模和设计方法，并给出设计实例。最后，分别用这两种拓扑结构制作了两台48V输入、3．3V/10A输出的样机，并对两者进行了一定的实验比较研究，以验证设计的有效性。
上传时间： 2013-07-29
上传用户：gxrui1991
在低功率应用领域中，为了降低成本，单级功率因数校正(PFC)技术越来越受到人们的关注。单级PFC技术是把PFC变换器和DC/DC变换器结合在一起，共用一个开关管和一套控制电路，同时提高功率因数和对输出电压进行快速调节。本文针对单级PFC技术进行了较详细的分析。首先研究了基本Boost型单级PFC变换器，详细分析了其工作原理和特性，指出在现有的单级PFC变换器中，必须解决两个问题，即如何提高变换器的效率和控制中间储能电容电压在450V以下。同时分析了Boost型单级PFC变换器的三端和两端拓扑结构，并讨论了两者之间的联系。接着引用了直接功率传递原理(DPT)，研究了一种新型的可实现直接功率传递的单级PFC变换器。详细分析了该变换器的工作原理和特性。该变换器在引入直接功率传递原理的基础上，相对于一般单级PFC变换器来说，具有更高的效率和良好的功率因数校正效果。同时可以将单级PFC变换器中间储能电容电压的值限制在450V以下。最后，本文用仿真分析验证了理论的正确性，证明了这种新型的单级PFC变换器比一般的单级PFC变换器性能更优越。
上传时间： 2013-05-19
上传用户：shenglei_353
近几十年来,由于大功率电力电子装置的广泛应用,使公用电网受到谐波电流和谐波电压的污染日益严重,功率因数低,电能利用率低。为了抑制电网的谐波,提高功率因数,人们通常采用无功补偿、有源、无源滤波器等对电网环境进行改善。近年来,功率因数校正技术作为抑制谐波电流,提高功率因数的行之有效的方法,备受人们的关注。 本文在参阅国内外大量文献的基础上,综述了近年来国内外功率因数校正的发展状况,简要分析了无源功率因数与有源功率因数的优、缺点,并详细分析了有源功率因数校正的基本原理和控制方法。在通过对主电路拓扑与控制方法的优、缺点比较后,选择BOOST变换器作为主电路拓扑,采用基于平均电流控制的UC3854控制器,设计了容量为300W的两级有源功率因数校正电路的前一级电路,计算了主电路与控制电路的元件参数。根据此参数,基于MATLAB环境下对功率因数校正前、后的电路进行了仿真,通过仿真波形的分析。最后搭建实验电路进行实验,采集实验波形,对实验结果进行分析,进-步验证了本设计参数的正确性与准确性。 本文功率因数校正电路的设计,使电路的功率因数得到了明显的改善,达到了设计要求,同时电路的总谐波畸变因数控制在了一定的范围,减少了对电网的污染。并且电路的输出电压稳定,为后一级的电路设计奠定了基础。
上传时间： 2013-05-22
上传用户：源码3
现场可编程门阵列(FPGA)的发展已经有二十多年，从最初的1200门发展到了目前数百万门至上千万门的单片FPGA芯片。现在，FPGA已广泛地应用于通信、消费类电子和车用电子类等领域，但国内市场基本上是国外品牌的天下。 在高密度FPGA中，芯片上时钟分布质量变的越来越重要，时钟延迟和时钟偏差已成为影响系统性能的重要因素。目前，为了消除FPGA芯片内的时钟延迟，减小时钟偏差，主要有利用延时锁相环(DLL)和锁相环(PLL)两种方法，而其各自又分为数字设计和模拟设计。虽然用模拟的方法实现的DLL所占用的芯片面积更小，输出时钟的精度更高，但从功耗、锁定时间、设计难易程度以及可复用性等多方面考虑，我们更愿意采用数字的方法来实现。 本论文是以Xilinx公司Virtex-E系列FPGA为研究基础，对全数字延时锁相环(DLL)电路进行分析研究和设计，在此基础上设计出具有自主知识产权的模块电路。 本文作者在一年多的时间里，从对电路整体功能分析、逻辑电路设计、晶体管级电路设计和仿真以及最后对设计好的电路仿真分析、电路的优化等做了大量的工作，通过比较DLL与PLL、数字DLL与模拟DLL，深入的分析了全数字DLL模块电路组成结构和工作原理，设计出了符合指标要求的全数字DLL模块电路，为开发自我知识产权的FPGA奠定了坚实的基础。 本文先简要介绍FPGA及其时钟管理技术的发展，然后深入分析对比了DLL和PLL两种时钟管理方法的优劣。接着详细论述了DLL模块及各部分电路的工作原理和电路的设计考虑，给出了全数字DLL整体架构设计。最后对DLL整体电路进行整体仿真分析，验证电路功能，得出应用参数。在设计中，用Verilog-XL对部分电路进行数字仿真，Spectre对进行部分电路的模拟仿真，而电路的整体仿真工具是HSIM。 本设计采用TSMC0.18μmCMOS工艺库建模，设计出的DLL工作频率范围从25MHz到400MHz，工作电压为1.8V，工作温度为-55℃～125℃，最大抖动时间为28ps，在输入100MHz时钟时的功耗为200MW，达到了国外同类产品的相应指标。最后完成了输出电路设计，可以实现时钟占空比调节，2倍频，以及1.5、2、2.5、3、4、5、8、16时钟分频等时钟频率合成功能。
上传时间： 2013-06-10
上传用户：yd19890720
