专辑类-Pro-E教程及相关资料专辑-134册-38.9G 打开-proe-时出现“当前页的脚本发生错误”问题.mht
上传时间： 2013-05-19
上传用户：yan2267246
《操作系统概念》第六版中文版，珍藏， 内有1-9章译文，自己慢慢看吧。-<The concept of operating system> sixth edition
标签： 操作系统
上传时间： 2013-06-09
上传用户：建建设设
新概念51单片机C语言教程.入门、提高、开发所付源码
上传时间： 2013-08-02
上传用户：himbly
卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法，它具有译码效率高、速度快等特点，被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9，码率为1/2，采用软判决方式的Viterbi译码器。 本文首先介绍了卷积码的基本概念，阐述了Viterbi算法的原理，重点讨论了决定Viterbi算法复杂度和译码性能的关键因素，在此基础上设计了采用“串-并”结合运算方式的Viterbi译码器，并在Altera EP1C20 FPGA芯片上测试通过。本文的主要工作如下： 1.对输入数据采用了二比特四电平量化的软判决方式，对欧氏距离的计算方法进行了简化，以便于用硬件电路方式实现。 2.对ACS运算单元采用了“串-并”结合的运算方式，和全并行的设计相比，在满足译码速度的同时，节约了芯片资源。本文中提出了一种路径度量值存储器的组织方式，简化了控制模块的逻辑电路，优化了系统的时序。 3.在幸存路径的选择输出上采用了回溯译码方法，与传统的寄存器交换法相比，减少了寄存器的使用，大大降低了功耗和设计的复杂度。 4.本文中设计了一个仿真平台，采用Modelsim仿真器对设计进行了功能仿真，结果完全正确。同时提出了一种在被测设计内部插入监视器的调试方法，巧妙地利用了Matlab算法仿真程序的输出结果，提高了追踪错误的效率。 5.该设计在Altera EP1C20 FPGA芯片上通过测试，最大运行时钟频率110MHz，最大译码输出速率10.3Mbps。 本文对译码器的综合结果和Altera设计的Viterbi译码器IP核进行了性能比较，比较结果证明本文中设计的Viterbi译码器具有很高的工程实用价值。
上传时间： 2013-07-23
上传用户：叶山豪
·详细说明：PowerPC概念体系结构与设计，介绍了POWERPC的基础知识和应用环境。
标签： PowerPC
上传时间： 2013-04-24
上传用户：slforest
·本书讨论了操作系统中的基本概念和算法，并对大量实例(如Linux系统)进行了研究。全书内容共分七部分。第一部分概要解释了操作系统是什么、做什么、是怎样设计与构造的，也解释了操作系统概念是如何发展起来的，操作系统的公共特性是什么。第二部分进程管理描述了作为现代操作系统核心的进程以及并发的概念。第三部分存储管理描述了存储管理的经典结构与算法以及不同的存储管理方案。第四部分I／O系统对I／O进行了深入的
上传时间： 2013-06-08
上传用户：mfhe2005
Protel99SE网络表错误的分析与处理！！！
上传时间： 2013-04-24
上传用户：Avoid98
PCB常见错误大全，非常好的资料，值得参考
上传时间： 2013-07-29
上传用户：woshiayin
CCS概念
标签： CCS
上传时间： 2013-07-08
上传用户：cjf0304
具体内容主要包括以下几个方面：1、FPGA的基础知识和概念，设计流程。2、QuartuII软件使用方法和技巧3、VerilogHDL语言设计方法和技巧4、基于FPGA的嵌入式系统设计(NIOSII设计)5、FPGA硬件电路板设计6、其他专题讨论(如Memory控制器设计，图像处理算法设计，通信系统算法设计等)
上传时间： 2013-08-07
上传用户：dancnc
