软件锁相环的设计与应用
该文档为软件锁相环的设计与应用总结文档,是一份很不错的参考资料,具有较高参考价值,感兴趣的可以下载看看………………...
该文档为软件锁相环的设计与应用总结文档,是一份很不错的参考资料,具有较高参考价值,感兴趣的可以下载看看………………...
锁相环PLL原理与应用教程,讲的通俗易懂...
FPGA器件在通信、消费类电子等领域应用越来越广泛,随着FPGA规模的增大、功能的加强对时钟的要求也越来越高。在FPGA中嵌入时钟发生器对解决该问题是一个不错的选择。本论文首先,描述并分析了电荷泵锁相环时钟发生器的体系结构、组成单元及各单元的非理想特性;然后讨论并分析了电荷泵锁相环的小信号特性和瞬态...
为得到性能优良、符合实际工程的锁相环频率合成器,提出了一种以ADI的仿真工具ADIsimPLL为基础,运用ADS(Advanced Design System 2009)软件的快速设计方法。采用此方法设计了频率输出为930~960 MHz的频率合成器。结果表明该频率合成器的锁定时间、相位噪声以及相位...
关于在FPGA或CPLD锁相环PLL原理与应用,介绍用FPGA的分频技术....