锁相环问题的仿真，可以解决数字锁相环的仿真问题
上传时间： 2014-03-06
上传用户：Yukiseop
锁相技术相关专辑 38册 209M基于TRAC器件的锁相环设计研究.rar
标签：
上传时间： 2014-05-05
上传用户：时代将军
锁相技术相关专辑 38册 209M三相不平衡时的PWM整流器锁相环设计.pdf
标签：
上传时间： 2014-05-05
上传用户：时代将军
传感器专辑 87册 901M压力传感器的设计、制造与应用 621页 10.1M.pdf
标签：
上传时间： 2014-05-05
上传用户：时代将军
ANSYS Workbench设计、仿真与优化ANSYS Workbench设计、仿真与优化ANSYS Workbench设计、仿真与优化ANSYS Workbench设计、仿真与优化ANSYS Workbench设计、仿真与优化
上传时间： 2019-09-09
上传用户：煮酒论英雄
在过去的十几年间，FPGA取得了惊人的发展：集成度已达到1000万等效门、速度可达到400～500MHz。随着FPGA的集成度不断增大，在高密度FPGA中，芯片上时钟的分布质量就变得越来越重要。时钟延时和时钟相位偏移已成为影响系统性能的重要因素。现在，解决时钟延时问题主要使用时钟延时补偿电路。 为了消除FPGA芯片内的时钟延时，减小时钟偏差，本文设计了内置于FPGA芯片中的延迟锁相环，采用一种全数字的电路结构，将传统DLL中的用模拟方式实现的环路滤波器和压控延迟链改进为数字方式实现的时钟延迟测量电路，和延时补偿调整电路，配合特定的控制逻辑电路，完成时钟延时补偿。在输入时钟频率不变的情况下，只需一次调节过程即可完成输入输出时钟的同步，锁定时间较短，噪声不会积累，抗干扰性好。 在Smic0.18um工艺下，设计出的时钟延时补偿电路工作频率范围从25MHz到300MHz，最大抖动时间为35ps，锁定时间为13个输入时钟周期。另外，完成了时钟相移电路的设计，实现可编程相移，为用户提供与输入时钟同频的相位差为90度，180度，270度的相移时钟；时钟占空比调节电路的设计，实现可编程占空比，可以提供占空比为50/50的时钟信号；时钟分频电路的设计，实现频率分频，提供1.5，2，2.5，3，4，5，8，16分频时钟。
上传时间： 2013-07-06
上传用户：LouieWu
软件锁相环设计相关资料料
标签： 软件锁相环
上传时间： 2015-01-02
上传用户：x18010875091
研究了一种利用corid 算法的矢量及旋转模式对载波同步中相位偏移进行估计并校正的方法.设计并实现了基于corid 算法的数字锁相环.通过仿真验证了设计的有效性和高效性.
上传时间： 2013-11-21
上传用户：吾学吾舞
使用改进的COSTAS环实现锁相环（PLL），应用于高动态的数字化接收系统
上传时间： 2014-01-05
上传用户：Andy123456
采用MATLAB仿真二阶锁相环PLL，仿真环境MATLAB R2016a，包括源码等
上传时间： 2018-03-28
上传用户：auheish
