叙述了锁相环的应用及其结构特点, 较详细地介绍了锁相集成电路CD4046的结构特点和应用。
上传时间： 2013-10-27
上传用户：gxm2052
·锁相环频率合成器(Motorola 集成电路应用技术丛书)
上传时间： 2013-04-24
上传用户：gxohao
·锁相环频率合成器(Motorola 集成电路应用技术丛书)
上传时间： 2013-05-28
上传用户：yph853211
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF
上传时间： 2013-12-31
上传用户：hphh
比较好的技术文章《基于VHDL的全数字锁相环的设计》有关键部分的源代码。
上传时间： 2013-12-24
上传用户：362279997
技术文章《自采样比例积分控制全数字锁相环的性能分析和实现》有一定参考价值
上传时间： 2015-08-21
上传用户：silenthink
几个锁相环仿真程序－通信技术－不记得哪来的啦。希望有用……。
上传时间： 2014-01-01
上传用户：zsjinju
关于在FPGA或CPLD锁相环PLL原理与应用,介绍用FPGA的分频技术.
上传时间： 2016-05-12
上传用户：edisonfather
FPGA弹弓无线呼叫系统分发射和接收两大部分。发射部分采用锁相环式频率合成器技术
上传时间： 2016-05-29
上传用户：youmo81
小数分频技术解决了锁相环频率合成器中的频率分辨率和转换时间的矛盾, 但是却引入了严重的相位噪声, 传统的相位补偿方法由于对Aö D 等数字器件的要求很高并具有滞后性实现难度较大。$2 调制器对噪声具有整形的功 能, 因而将多阶的$2 调制器用于小数分频合成器中可以很好地解决他的相位噪声的问题, 大大促进了小数分频技术的 发展和应用。文章最后给出了在GHz 量级上实现的这种新型小数分频合成器的应用电路, 并测得良好的相噪性能。
上传时间： 2017-01-04
上传用户：498732662
