虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

采样数据

  • 应用并行多数据采集通道复用技术实现高速实时采样系统_英文_

    应用并行多数据采集通道复用技术实现高速实时采样系统_英文_

    标签: 并行 复用技术 数据采集 采样系统

    上传时间: 2013-12-05

    上传用户:tuilp1a

  • FPGA采样AD9238数据并通过VGA波形显示例程 Verilog逻辑源码Quartus工程文件+

    FPGA采样AD9238数据并通过VGA波形显示例程 Verilog逻辑源码Quartus工程文件+文档说明,FPGA型号Cyclone4E系列中的EP4CE6F17C8,Quartus版本17.1。ADC 模块型号为 AN9238,最大采样率 65Mhz,精度为12 位。实验中把 AN9238 的 2 路输入以波形方式在 HDMI 上显示出来,我们可以用更加直观的方式观察波形,是一个数字示波器雏形。module top( input                       clk, input                       rst_n, output                      ad9238_clk_ch0, output                      ad9238_clk_ch1, input[11:0]                 ad9238_data_ch0, input[11:0]                 ad9238_data_ch1, //vga output output                      vga_out_hs, //vga horizontal synchronization output                      vga_out_vs, //vga vertical synchronization output[4:0]                 vga_out_r,  //vga red output[5:0]                 vga_out_g,  //vga green output[4:0]                 vga_out_b   //vga blue);wire                            video_clk;wire                            video_hs;wire                            video_vs;wire                            video_de;wire[7:0]                       video_r;wire[7:0]                       video_g;wire[7:0]                       video_b;wire                            grid_hs;wire                            grid_vs;wire                            grid_de;wire[7:0]                       grid_r;wire[7:0]                       grid_g;wire[7:0]                       grid_b;wire                            wave0_hs;wire                            wave0_vs;wire                            wave0_de;wire[7:0]                       wave0_r;wire[7:0]                       wave0_g;wire[7:0]                       wave0_b;wire                            wave1_hs;wire                            wave1_vs;wire                            wave1_de;wire[7:0]                       wave1_r;wire[7:0]                       wave1_g;wire[7:0]                       wave1_b;wire                            adc_clk;wire                            adc0_buf_wr;wire[10:0]                      adc0_buf_addr;wire[7:0]                       adc0_bu

    标签: fpga ad9238

    上传时间: 2021-10-27

    上传用户:qingfengchizhu

  • ADI智库 数据采样系统基础知识

    我们的世界正在经历信息和通信技术领域的第三波转型,其特点是无处不在的传感和连接,数据在所有的行业中都发挥着越来越重要的作用,ADI作为一家领先的模拟技术公司,专长就是传感、收集、解译,然后把数据传送到云端,搭建物理世界与数字世界的桥梁。 为此,ADI智库推出《数据采样系统基础知识》,共10篇技术文章,旨在梳理采样系统设计那些重要的基础知识,例如与现代通信系统应用相关的过采样和欠采样示例等,为广大从事该专业的工程师以及电子工程相关学子提供参考指南。 

    标签: 数据采样系统

    上传时间: 2021-12-01

    上传用户:

  • 定点DSP的数据采样处理系统讲解

    该文档为定点DSP的数据采样处理系统讲解文档,是一份很不错的参考资料,具有较高参考价值,感兴趣的可以下载看看………………

    标签: dsp 数据采样

    上传时间: 2022-01-31

    上传用户:

  • 电子式互感器数据采集系统的研究与设计.rar

    在电力系统容量日益扩大和电网电压运行等级不断提高的潮流下,传统电磁式互感器在运行中暴露出越来越多的弊端,难以满足电力系统向自动化、标准化和数字化的发展需求,电子式互感器取代传统电磁式互感器已经成为一种必然的趋势,并成为人们研究的热点。本文围绕电子式电流互感器高压侧数据采集系统进行了研究与设计。 Rogowski线圈是电流传感元件,本文总绐了Rogowski线圈的基本原理,其中包括线圈的等效电路和相量图,线圈的电磁参数计算。在理论研究的基础上,结合实际设计一款高精度PCBRogowski线圈。电容分压器是电压传感元件,文章中介绍了传感器的原理、传感器的模型结构,针对其自身结构缺陷和工作环境的电磁干扰,提出具有针对性的电磁兼容设计方法。 积分器的性能一直是影响Rogowski线圈电流传感器的精度和稳定性的重要因素之一。模拟积分器具有结构简单、响应速度快、输入动态范围大等优点;数字积分器具有性能稳定,精度高等优点。后者的优势使其成为近年来Rogowski线圈电流互感器实用化研究的一个热点问题。本文设计了一套数字积分器设计的方法,其中包括了积分算法的选择,积分输入采样率和分辨率的确定,数字积分器的通用结构,积分初值的选择方法等。 为了保证系统的运行稳定,文章中的系统只采用激光供电模式,降低数据采集系统的功耗就成了系统设计的一个重要环节。文章中介绍了一些实用的低功耗处理方法,分析了激光器的特性,光电池的特性和光电转换器件的特性,并根据这些器件的特性,改进了数据发送激光器的驱动电路,大幅度降低了系统的功耗,保证了系统在较低供电功率条件下的正常运行。 论文最后对全文工作进行总结,提出进一步需要解决的问题。

    标签: 电子式互感器 数据采集系统

    上传时间: 2013-07-10

    上传用户:zsjzc

  • 16bit音频过采样DAC的FPGA设计实现.rar

    基于∑-△噪声整形技术和过采样技术的数模转换器(DAC)可以可靠地把数字信号转换成为高精度的模拟信号。采用这一结构进行数模转换具有诸多优点,例如极低的失配噪声和高的可靠性,便于作为IP模块嵌入到其他芯片系统中等,更重要的是可以得到其他DAC结构所无法达到的精度和动态范围。在高精度测量、音频转换、汽车电子等领域有着广泛的应用价值。 由于非线性和不稳定性的存在,高阶∑-△调制器的设计与实现存在较大的难度。本设计综合大量文献中的经验原则和方法,首先阐述了∑-△调制器的一般原理,并讨论了一般结构调制器的设计过程,然后描述了稳定的高阶高精度调制器的设计流程。根据市场需求,设定了整个设计方案的性能指标,并据此设计了达到16bit精度和满量程输入范围的三阶128倍过采样调制器。 本设计采用∑-△结构,根据系统要求设计了量化器位数、调制器过采样比和阶数。在分析高阶单环路调制器稳定性的基础上,成功设计了六位量化三阶单环路调制器结构。在16比特的输入信号下,达到了90dB左右的信噪比。该设计已经在Cyclone系列FPGA器件下得到硬件实现和验证,并实现了实时音频验证。测试表明,该DAC模块输出信号的信噪比能满足16比特数据转换应用的分辨率要求,并具备良好的兼容性和通用性。 本设计可作为IP核广泛地在其他系统中进行复用,具有很强的应用性和一定的创新性。

    标签: FPGA bit DAC

    上传时间: 2013-07-10

    上传用户:chuandalong

  • 应用FPGA的高速数据采集的设计与实现.rar

    随着计算机技术的突飞猛进以及移动通讯技术在日常生活中的不断深入,数据采集不断地向多路、高速、智能化的方向发展。本文针对此需求,实现了一种应用FPGA的多路、高速的数据采集系统,从而为测量仪器提供良好的采集数据。 本文设计了一种基于AD+FPGA+DSP的多路数据采集处理系统,针对此系统设计了基于AD9446的模数转换采集板,再将模数转换采集板的数据传送至基于FPGA的采集控制模块进行数据的压缩以及缓冲存储,最后由DSP调入数据进行数据的处理。本文的设计主要分为两部分,一部分为模数转换采集板的设计与调试,另一部分为采集控制模块的设计与仿真。 经设计与调试,模数转换模块可为系统提供稳定可靠的数据,能稳定工作在百兆的频率下;采集控制模块能实时地完成数据压缩与数据缓冲,并能通过时钟管理模块来控制前端AD的采样,该模块也能稳定工作在百兆的频率下。该系统为多路、高速的数据采集系统,并能稳定工作,从而能满足电子测量仪器的要求。关键词:数据采集;FPGA;AD9446

    标签: FPGA 高速数据 采集

    上传时间: 2013-06-04

    上传用户:zzy7826

  • 基于FPGA的数据采集与处理技术的研究.rar

    目前,数字信号处理广泛应用于通信、雷达、声纳、语音与图像处理等领域,信号处理算法理论己趋于成熟,但其具体硬件实现方法却值得探讨。FPGA是近年来广泛应用的超大规模、超高速的可编程逻辑器件,由于其具有高集成度、高速、可编程等优点,大大推动了数字系统设计的单片化、自动化,缩短了单片数字系统的设计周期、提高了设计的灵活性和可靠性,在超高速信号处理和实时测控方面有非常广泛的应用。本文对FPGA的数据采集与处理技术进行研究,基于FPGA在数据采样控制和信号处理方面的高性能和单片系统发展的新热点,把FPGA作为整个数据采集与处理系统的控制核心。主要研究内容如下: FPGA的单片系统研究。针对数据采集与处理,对FPGA进行选型,设计了基于FPGA的单片系统的结构。把整个控制系统分为三个部分:多通道采样控制模块,数据处理模块,存储控制模块。 多通道采样控制模块的设计。利用4片AD7506和一片AD7862对64路模拟量进行周期采样,分别设计了通道选择控制模块和A/D转换控制模块,并进行了仿真,完成了基于FPGA的多通道采样控制。 数据处理模块的设计。FFT算法在数字信号处理中占有重要的地位,因此本文研究了FFT的硬件实现结构,提出了用FPGA实现FFT的一种设计思想,给出了总体实现框图。分别设计了旋转因子复数乘法器,碟形运算单元,存储器,控制器,并分别进行了仿真。重点设计实现了FFT算法中的蝶形处理单元,采用了一种高效乘法器算法设计实现了蝶形处理单元中的旋转因子乘法器,从而提高了蝶形处理器的运算速度,降低了运算复杂度。理论分析和仿真结果表明,状态机控制器成功地对各个模块进行了有序、协调的控制。 存储控制模块的设计。利用闪存芯片K9K1G08UOA对采集处理后的数据进行存储,设计了FPGA与闪存的硬件连接,设计了存储控制模块。 本文对FFT算法的硬件实现进行了研究,结合单片系统的特点,把整个系统分为多通道采样控制模块,数据处理模块,存储控制模块进行设计和仿真。设计采用VHDL编写程序的源代码。仿真测试结果表明,此FPGA单片系统可完成对实时信号的高速采集与处理。

    标签: FPGA 数据采集 处理技术

    上传时间: 2013-04-24

    上传用户:362279997

  • 基于FPGA的高速采样自适应滤波系统的研究

    自适应滤波器的硬件实现一直是自适应信号处理领域研究的热点。随着电子技术的发展,数字系统功能越来越强大,对器件的响应速度也提出更高的要求。 本文针对用通用DSP 芯片实现的自适应滤波器处理速度低和用HDL语言编写底层代码用FPGA实现的自适应滤波器开发效率低的缺点,提出了一种基于DSP Builder系统建模的设计方法。以随机2FSK信号作为研究对象,首先在matlab上编写了LMS去噪自适应滤波器的点M文件,改变自适应参数,进行了一系列的仿真,对算法迭代步长、滤波器的阶数与收敛速度和滤波精度进行了研究,得出了最佳自适应参数,即迭代步长μ=0.0057,滤波器阶数m=8,为硬件实现提供了参考。 然后,利用最新DSP Builder工具建立了基于LMS算法的8阶2FSK信号去噪自适应滤波器的模型,结合多种EDA工具,在EPFlOKl00EQC208-1器件上设计出了最高数据处理速度为36.63MHz的8阶LMS自适应滤波器,其速度是文献[3]通过编写底层VHDL代码设计的8阶自适应滤波器数据处理速度7倍多,是文献[50]采用DSP通用处理器TMS320C54X设计的8阶自适应滤波器处理速度25倍多,开发效率和器件性能都得到了大大地提高,这种全新的设计理念与设计方法是EDA技术的前沿与发展方向。 最后,采用异步FIFO技术,设计了高速采样自适应滤波系统,完成了对双通道AD器件AD9238与自适应滤波器的高速匹配控制,在QuartusⅡ上进行了仿真,给出了系统硬件实现的原理框图,并将采样滤波控制器与异步FIF0集成到同一芯片上,既能有效降低高频可能引起的干扰又降低了系统的成本。

    标签: FPGA 高速采样 自适应滤波

    上传时间: 2013-06-01

    上传用户:ynwbosss

  • 基于USB和FPGA技术的高性能数据采集模块的设计与实现

    在合成孔径雷达的研究和研制工作中,合成孔径雷达模拟技术具有十分重要的作用。本文以440MHz带宽线性调频信号,采样频率500MHz高分辨合成孔径雷达视频模拟器为研究对象。首先对模拟器的几项主要技术进行分析,在对点目标回波信号模型分析研究的基础上,对点目标原始回波数据进行模拟并做了成像验证,从而为硬件实现提供了正确的信号模型;针对传统的“波形存储直读法”方案,即在计算机平台上用模拟软件产生原始回波数据并存储,再通过计算机接口实现数据传输,最后完成数模转换产生视频信号这一过程,分析指出该方案在实现高分辨率时的速度和容量瓶颈。  针对具体的设计要求,围绕速度和容量问题,本文着眼于高分辨率SAR模拟器的FPGA实现研究,指出FPGA实时生成点目标原始回波数据是其实现的核心;针对这一核心问题,充分利用现代VLSI设计中的流水线技术与并行阵列技术以及FPGA的优良性能和丰富资源,在时间上采用同步流水结构、空间上采用并行阵列形式,将速度和容量问题统一为数据的高速生成问题;给出了系统总体设计思想,该方案不需要大容量存储器单元,大大减少模拟器复杂度;对原始回波数据实时生成模块的各主要单元给出了结构并进行了仿真,结果表明FPGA可以满足课题设计要求;同时,对该模拟器片上系统的实现、增强人机交互性,给出了人机界面的设计思路。  分析指出了点目标原始回波数据实时生成模块通过并行扩展即可实现多点目标的原始回波数据实时生成;最后对复杂场景目标模拟器的实现进行了构思,指出了传统方案在改进的基础上实现高分辨率视频模拟器的可行性。本文首次提出以FPGA实现高分辨率合成孔径雷达原始回波数据实时生成的思想,为国内业界在此方向做了一些理论和实践上的有益探索,对于国内高分辨率合成孔径雷达的研制具有一定的实际意义。

    标签: FPGA USB 性能 数据采集模块

    上传时间: 2013-05-26

    上传用户:alia