用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。
用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。...
用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。...
32位嵌入式系统编程教程,应用软件开发,系统底层驱动等...
作者:Analog Devices,Inc 平台:ADSP21xx 编程语言:ASM 说明:ADSP21xx用AD的16位定点DSP作音频压缩器性价比不错...
平台:ADSP21xx 编程语言:ASM 说明:ADSP21xx-离散余弦变换在16位定点DSP上实现...
CRC校验算法(包含8位16位32位),原文件中说明也不多,有兴趣的可以研究一下...