利用超高速硬件描述语言(VHDL)在现场可编程逻辑门阵列(FPGA)上编程实现的纯数字式等精度频率计，不但具有较高的测量精度，而且其测量精度不会随着被测信号频率的降低而下降。为了实现对任意信号进行频率测量，在前端输入加整形电路即可。
上传时间： 2013-12-06
上传用户：it男一枚
这是一个java做的 俄罗斯方块 逻辑还是挺复杂的 属于j2se工程 用于喜欢研究手机游戏的朋友
上传时间： 2013-12-10
上传用户：fxf126@126.com
介绍了基于FPGA的多功能计程车计价器的电路设计。该设计采用了可编程逻辑器件FPGA的ASIC设计，并基于超高速硬件描述语言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上编程实现了整个系统的控制部分，整个自动控制系统由四个模块构成：秒分频模块、控制模块、计量模块和译码显示模块。该设计不仅仅实现了显示计程车计费的功能，其多功能表现在它可以通过选择键选择显示计程车累计走的总路程和乘客乘载的时间。计时、计程、计费准确可靠，应用于实际当中有较好的实用价值和较高的可行性
上传时间： 2015-10-24
上传用户：偷心的海盗
摘要：介绍了基于可编程逻辑器件CPLD和直接数字频率合成技术（DDS）的三相多波形函数发生器的基本原理，并在此基础上给出了基于CPLD的各模块设计方法及其VHDL源程序
上传时间： 2015-10-28
上传用户：wqxstar
命题逻辑中的归结推理系统设计与实现,人工智能实习项目,包括实验报告
上传时间： 2015-10-30
上传用户：love1314
一种由可编程逻辑器件集成的数字滤波器的设计
上传时间： 2015-10-30
上传用户：gundamwzc
知识要点：理解熟悉单片机的逻辑运算 运行结果：P1 口输出4 次计算的数值,注意1 为灭0 为亮,从1.7 到1.0 排列 与的概念:有0 为0 全1 出1.或的概念:有1 为1 全0出0.取反的概念遇1 为0 遇0 为1 异或的概念:相同为0 不同为1
上传时间： 2015-11-07
上传用户：kelimu
知识要点：理解熟悉单片机的逻辑运算 运行结果：P1 口输出结果为01100000,注意1 为灭0 为亮,从1.7 到1.0 排列 ANL 0FH就是把数据与00001111相与那么遇1得原来的数遇0则为0,结果是前面的4位变 0, 后面的4 位保留
上传时间： 2015-11-07
上传用户：wxhwjf
在多数情况下,集成电路芯片的管脚不会全部被使用。例如74ABT16244系列器件最多可以使用16路I/O管脚,但实际上通常不会全部使用,这样就会存在悬空端子。所有数字逻辑器件的无用端子必须连接到一个高电平或低电平,以防止电流漂移（具有总线保持功能的器件无需处理不用输入管脚）。究竟上拉还是下拉由实际器件在何种方式下功耗最低确定。
上传时间： 2013-12-04
上传用户：bakdesec
p2p仿真器。开发者可以工作在覆盖层中进行创造和测试逻辑算法或者创建和测试新的服务。PlanetSim还可以将仿真代码平稳转换为在Internet上的实验代码，模拟器上的分布式服务对结构化的覆盖层协议使用相同API，在模拟器和底层网络上的服务并且对用户是透明的。
上传时间： 2015-11-09
上传用户：eclipse
