专辑类-电子基础类专辑-153册-2.20G 数字电路与逻辑设计-电子教案-15.0M-doc.zip
上传时间： 2013-04-24
上传用户：啊飒飒大师的
专辑类-测试技术专辑-134册-1.93G 泰克TLA600逻辑分析仪简介-8页-4.5M.PDF
上传时间： 2013-07-27
上传用户：ccsdebug
专辑类-测试技术专辑-134册-1.93G 逻辑分析仪-161页-5.1M.pdf
上传时间： 2013-04-24
上传用户：manlian
专辑类-测试技术专辑-134册-1.93G 安捷伦1690A逻辑分析仪资料-68.5M.zip
上传时间： 2013-06-27
上传用户：diamondsGQ
专辑类-测试技术专辑-134册-1.93G 逻辑分析仪XYZ-16页-6.3M.pdf
上传时间： 2013-06-09
上传用户：zwei41
专辑类-单片机专辑-258册-4.20G 单片机模糊逻辑控制-533页-23.8M.pdf
上传时间： 2013-06-27
上传用户：chenxichenyue
专辑类-单片机专辑-258册-4.20G 单片机模糊逻辑开发软件-205页-12.5M.pdf
上传时间： 2013-06-22
上传用户：璇珠官人
专辑类-单片机专辑-258册-4.20G I2C-逻辑选型指南-16页-0.6M.pdf
上传时间： 2013-07-30
上传用户：helmos
本文设计了MCS-51单片机与FPGA的总线接口逻辑电路，实现了单片机与FPGA数据与控制信息的可靠通信，使FP—GA与单片机优势互补，组成灵活的、软硬件都可现场编程的控制系统。
上传时间： 2013-07-27
上传用户：sxdtlqqjl
现场可编程门阵列(FPGA)的发展已经有二十多年，从最初的1200门发展到了目前数百万门至上千万门的单片FPGA芯片。现在，FPGA已广泛地应用于通信、消费类电子和车用电子类等领域，但国内市场基本上是国外品牌的天下。 在高密度FPGA中，芯片上时钟分布质量变的越来越重要，时钟延迟和时钟偏差已成为影响系统性能的重要因素。目前，为了消除FPGA芯片内的时钟延迟，减小时钟偏差，主要有利用延时锁相环(DLL)和锁相环(PLL)两种方法，而其各自又分为数字设计和模拟设计。虽然用模拟的方法实现的DLL所占用的芯片面积更小，输出时钟的精度更高，但从功耗、锁定时间、设计难易程度以及可复用性等多方面考虑，我们更愿意采用数字的方法来实现。 本论文是以Xilinx公司Virtex-E系列FPGA为研究基础，对全数字延时锁相环(DLL)电路进行分析研究和设计，在此基础上设计出具有自主知识产权的模块电路。 本文作者在一年多的时间里，从对电路整体功能分析、逻辑电路设计、晶体管级电路设计和仿真以及最后对设计好的电路仿真分析、电路的优化等做了大量的工作，通过比较DLL与PLL、数字DLL与模拟DLL，深入的分析了全数字DLL模块电路组成结构和工作原理，设计出了符合指标要求的全数字DLL模块电路，为开发自我知识产权的FPGA奠定了坚实的基础。 本文先简要介绍FPGA及其时钟管理技术的发展，然后深入分析对比了DLL和PLL两种时钟管理方法的优劣。接着详细论述了DLL模块及各部分电路的工作原理和电路的设计考虑，给出了全数字DLL整体架构设计。最后对DLL整体电路进行整体仿真分析，验证电路功能，得出应用参数。在设计中，用Verilog-XL对部分电路进行数字仿真，Spectre对进行部分电路的模拟仿真，而电路的整体仿真工具是HSIM。 本设计采用TSMC0.18μmCMOS工艺库建模，设计出的DLL工作频率范围从25MHz到400MHz，工作电压为1.8V，工作温度为-55℃～125℃，最大抖动时间为28ps，在输入100MHz时钟时的功耗为200MW，达到了国外同类产品的相应指标。最后完成了输出电路设计，可以实现时钟占空比调节，2倍频，以及1.5、2、2.5、3、4、5、8、16时钟分频等时钟频率合成功能。
上传时间： 2013-06-10
上传用户：yd19890720
