采用 Verilog HDL 语言在Altera 公司的FPGA 芯片上实现了RISC_CPU 的关键部件状态控制器的设计,以及在与其它各种数字逻辑设计方法的比较下,显示出使用Verilog
上传时间： 2013-07-06
上传用户：也一样请求
近年来，LED显示系统在信息显示领域得到了广泛的应用，迅速发展成一种电子广告媒体，而且已形成具有相当发展潜力的电子产业。随着北京申办年奥运会的成功，必将进一步推动LED显示屏产业的发展。 就目前的发展趋势来看，LED视频显示系统是一个发展趋势。而目前的LED视频系统必须以PC机为视频源，一对一的联机、同步显示，属于同步显示系统，使用不是很灵活方便。一般用于大型购物广场的户外播放视频广告、电视和电影，还可用于大型体育比赛场所，实时直播赛况。尽管异步显示系统可脱机使用，方便灵活，但不能够播放视频信息。 从商业角度来说，技术先进的不一定就是能在市场上完全能行的通的。随着电子广告市场发展，城市街道的视频广告也必将是一种发展趋势，因为具有动感的彩色视频广告比普通的广告壁纸更能吸引人们眼球，同时也为城市添加一道靓丽的风景。而具有寿命长、成本低、亮度高、视角大、可视距离远等特点的LED显示系统比较适合此场所的显示要求。针对这一特点，开发一套小型、可脱机播放视频的LED显示系统，具有重要的意义和市场价值，不仅有助于城市电子广告产业的发展，也必将推进小型LED视频系统的研究进程以及在其他领域的广泛应用。 因此，本课题以此作为研究工作的起点。本文在分析LED显示屏工作原理后，针对目前LED异步显示系统存在的缺点，结合LED同步显示系统的主要功能及技术指标，提出解决关键问题的总体技术方案。该系统采用ARM+FPGA的硬件构架，利用ARM处理器可移植操作系统、自带LCD控制器、可实现图形界面系统的特点，将ARM系统作为视频源，FPGA用于显示数据重构、灰度扫描控制的电路设计，有效解决了该系统的关键技术问题。 本文的核心是ARM系统软硬件设计及FPGA逻辑设计两大部分。首先根据系统的总体设计方案实现控制系统硬件平台的设计：然后在此基础上通过对嵌入式Linux内核的移植、LCD驱动程序的开发及Qtopia图形界面系统的实现，完成了ARM系统的软件平台设计；最后重点介绍了FPGA的逻辑设计及仿真分析，并验证了各模块的功能设计的正确性。
上传时间： 2013-06-26
上传用户：luke5347
随着集成电路技术的飞速发展，芯片的规模越来越大，集成度越来越高，工作频率越来越快，但是芯片的设计能力却面临巨大的挑战。而IP核的重用则是解决当今芯片设计所面临问题的最有效的解决方法。 MDIO接口模块为以太网接口芯片中MAC层对PHY器件的控制管理接口。随着以太网技术的快速发展以及MAC应用越来越广泛，MDIO接口模块的应用也越来越多，因此将MDIO接口模块设计成可重用的IP核对于以各种太网接口集成芯片的设计具有很重要的作用。 本文详细描述了MDIO接口模块IP核的设计，介绍了该IP核的系统结构以及各个子模块的详细设计方法，对此IP核进行了仿真验证，最后进行了FPGA测试，功能和性能达到了要求，最终通过了IP审核流程并且已成功应用于企业的以太网接口芯片中。
上传时间： 2013-07-20
上传用户：nanfeicui
作为嵌入式系统核心的微处理器，是SOC不可或缺的“心脏”，微处理器的性能直接影响着整个SOC的性能。 与国际先进技术相比，我国在这一领域的研究和开发工作还相当落后，这直接影响到我国信息产业的发展。本着赶超国外先进技术，填补我国在该领域的空白以摆脱受制于国外的目的，我国很多科研单位和公司进行了自己的努力和尝试。经过几年的探索，已经有多种自主知识产权的处理器芯片完成了设计验证并逐渐进入市场化阶段。我国已结束无“芯”的历史，并向设计出更高性能处理器的目标迈进。 艾科创新微电子公司的VEGA处理器，是公司凭借自己的技术力量和科研水平设计出的一款64位高性能RSIC微处理器。该处理器基于MIPSISA构架，采用五级流水线的设计，并且使用了高性能处理器所广泛采用的虚拟内存管理技术。设计过程中采用自上而下的方法，根据其功能将其划分为取指、译码、算术逻辑运算、内存管理、流水线控制和cache控制等几个功能块，使得我们在设计中能够按照其功能和时序要求进行。 本文的首先介绍了MIPS微处理器的特点，通过对MIPS指令集和其五级流水线结构的介绍使得对VEGA的设计有了一个直观的认识。在此基础上提出了VEGA的结构划分以及主要模块的功能。作为采用虚拟内存管理技术的处理器，文章的主要部分介绍了VEGA的虚拟内存管理技术，将VEGA的内存管理单元(MMU)尤其是内部两个翻译后援缓冲(TLB)的设计作为重点给出了流水线处理器设计的方法。结束总体设计并完成仿真后，并不能代表设计的正确性，它还需要我们在实际的硬件平台上进行验证。作为论文的又一重点内容，介绍了我们在VEGA验证过程中使用到的FPGA的主要配置单元，FPGA的设计流程。VEGA的FPGA平台是一完整的计算机系统，我们利用在线调试软件XilinxChipscope对其进行了在线调试，修正其错误。 经过模块设计到最后的FPGA验证，VEGA完成了其逻辑设计，经过综合和布局布线等后端流程，VEGA采用0.18工艺流片后达到120MHz的工作频率，可在其平台上运行Windows-CE和Linux嵌入式操作系统，达到了预计的设计要求。
上传时间： 2013-07-07
上传用户：标点符号
近年来,随着微电子技术的高速发展,数字图像压缩编码技术的逐渐成熟,实时图象处理在多媒体、HDTV、图像通信等领域有着越来越广泛的应用,图像压缩/解压的IC芯片也已成为多媒体技术的核心,实现这些算法芯片的研究成为信息产业的新热点.该文基于FPGA设计了JPEG图像压缩编解码芯片,通过改进算法优化结构,在合理地利用硬件资源的条件下,有效地挖掘出算法内在的并行性.在JPEG编码器设计中,改进了JEONG的DCT变换算法,采用流水线优化算法解决时间并行性问题,提高了DCT/IDCT模块的运算速度;设计了基于查找表结构的定点乘法器,便于在设计中共享乘法单元,以适应流水线设计的要求;依据Huffman编码表的规律性,采用并行查找表结构,用较少的存储单元完成Huffman编解码的运算,同时也提高了编解码速度.在JPEG解码器设计中,根据Huffman码字本身的特点和JPEG标准,设计了一种Huffman码字分组结构,基于该结构提出分组Huffman查找表及地址编码的设计方法,进而完成了新的快速Huffman解码算法及其模块设计.整个设计及其各个模块都在ALTERA公司的EDA工具QUARTUSII平台上进行了逻辑综合及功能和时序仿真.综合和仿真结果表明,基于FPGA的JPEG图像编解码芯片消耗很少的FPGA硬件资源,达到了较高的工作频率,在速度和资源利用率方面均达到了较优的状态,可满足实时JPEG图像编解码的要求.在逻辑设计的基础上,该设计可以进一步作硬件仿真和实验,将源代码烧录进FPGA芯片,作为独立器件或有自主知识产权的JPEG IP模块,应用于可视电话、手机和会议电视等低成本JPEG编解码系统的实现.
上传时间： 2013-05-31
上传用户：yuying4000
波前处理机是自适应光学系统中实时信号处理和运算的核心，随着自适应光学系统得发展，波前传感器的采样频率越来越高，这就要求波前处理机必须有更强的数据处理能力以保证系统的实时性。在整个波前处理机的工作流程中，对CCD传来的实时图像数据进行实时处理是第一步，也是十分重要的一步。如果不能保证图像处理的实时性，那么后续的处理过程都无从谈起。因此，研制高性能的图像处理平台，对波前处理机性能的提高具有十分重要的意义。 论文介绍了本研究课题的背景以及国内外图像处理技术的应用和发展状况，接着介绍了传统的专用和通用图像处理系统的结构、特点和模型，并通过分析DSP芯片以及DSP系统的特点，提出了基于DSP和FPGA芯片的实时图像处理系统。该系统不同于传统基于PC机模式的图像处理系统，发挥了DSP和FPGA两者的优势，能更好地提高图像处理系统实时性能，同时也最大可能地降低成本。 论文根据图像处理系统的设计目的、应用需求确定了器件的选型。介绍了主要的器件，接着从系统架构、逻辑结构、硬件各功能模块组成等方面详细介绍了DSP+FPGA图像处理系统硬件设计，并分析了包括各种参数指标选择、连接方式在内的具体设计方法以及应该注意的问题。 论文在阐述传输线理论的基础上，在制作PCB电路板的过程中，针对高速电路设计中易出现的问题，详细分析了高速PCB设计中的信号完整性问题，包括反射、串扰等，说明了高速PCB的信号完整性、电源完整性和电磁兼容性问题及其解决方法，进行了一定的理论和技术探讨和研究。 论文还介绍了基于FPGA的逻辑设计，包括了图像采集模块的工作原理、设计方案和SDRAM控制器的设计，介绍了SDRAM的基本操作和工作时序，重点阐述系统中可编程器件内部模块化SDRAM控制器的设计及仿真结果。 论文最后描述了硬件系统的测试及调试流程，并给出了部分的调试结果。 该系统主要优点有：实时性、高速性。硬件设计的执行速度，在高速DSP和FPGA中实现信号处理算法程序，保证了系统实时性的实现；性价比高。自行研究设计的电路及硬件系统比较好的解决了高速实时图像处理的需求。
上传时间： 2013-04-24
上传用户：firstbyte
图像采集系统是数字图像信号处理过程中不可缺少的重要部分，它将前端相机所捕获的模拟信号转化为数字信号，或者直接从数字相机中获取数字信号，然后通过高速的计算机总线传回计算机，凭借计算机的强大的运算、数据存储与处理等操作能力，可以方便快捷地对信号进行分析处理，具有人机友好、功能灵活、可移植性强等优点。随着对数据传送速度要求的提高，PCI总线以其高的数据传输率，即插即用，低功耗等众多优点，得到广泛的应用。本文针对PCI总线接口电路使用的广泛性，介绍了PLX公司桥接芯片PCI9054主模式的工作原理和中断机制，采用可编程逻辑器件FPGA实现与PCI9054的本地接口的信号转换，给出了逻辑实现方案和仿真图。本文针对FPGA中各功能模块的逻辑设计进行了详细分析，并对每个模块都给出了精确的仿真结果。同时，文中还在其它章节详细介绍了系统的硬件电路设计、并行接口设计、PCI接口设计、PC端控制软件设计以及用于调试过程中的SignalTapⅡ嵌入式逻辑分析仪的使用方法，并且也对系统的仿真结果和测试结果给出了分析及讨论。最后还附上了系统的PCB版图、FPGA逻辑设计图、实物图及注释详细的相关源程序清单。在文章的软件设计部分介绍了WinDriver驱动开发工具，利用WinDriver工具，在WindowsXP系统下实现设备的驱动程序开发，完成主模式数据传输和设备中断的功能。
上传时间： 2013-06-03
上传用户：com1com2
图像处理技术应用越来越广泛，特别是工业检测领域。然而，图像处理技术应用的基础是图像的获取，为了更加灵活地设计各种应用产品，本课题研究基于FPGA的面阵 CCD驱动传输电路设计，利用该电路能够获取高质量、高分辨率的图像，为后续的图像处理技术应用打下基础。本文首先介绍了研究意义、CCD图像传感器的发展以及FPGA的产生与发展，接着提出了面阵CCD成像系统总体设计方案，然后针对关键电路的设计进行详尽的分析和说明，这些电路包括时序发生电路、存储器控制电路、USB接口电路以及电源调理电路。其中时序发生电路主要用于产生CCD正常工作所需的各种时序信号以及A/D变换芯片AD9824 所需的工作时序，这些时序都是由FPGA产生的，文中给出了FPGA逻辑设计的基本过程以及仿真波形。本系统采用SDRAM缓存图像信号，为了完成SDRAM的写入、读出以及定时刷新，利用FPGA生成存储器控制电路。系统采用USB接口与计算机通信，因此FPGA 中设计了相应逻辑电路与CY7C68013A USB接口芯片实现信号握手及数据通信，进而与 PC机通信。为了保证各个芯片正常工作，设计电源调理电路实现将输入5V电源转换成多种电压向各个芯片供电。经过初步调试，并根据仿真结果判断驱动传输电路基本达到设计要求。关键词：FPGA，CCD，A/D变换，SDRAM，USB，驱动时序
上传时间： 2013-04-24
上传用户：prczsf
资源简介《PCB电磁兼容技术:设计实践》集实践和理论于一体，概括了数字电路印制电路板电磁兼容性设计的重点，适合那些涉及系统设计、逻辑设计、硬件设计、PCB布局的工程技术人员，同时适合测试工程师和技师，从事机电产品、加工、制造和兼容调试工作的人员，电磁兼容设计工程师，以及负责对硬件工程设计进行管理和质量控制的人员阅读参考。
上传时间： 2013-07-24
上传用户：3到15
单片机/ISP综合设计实验 概述由于计算机科学和电路集成技术的迅猛发展，电子系统日趋数字化、复杂化和大规模集成化，且电子系统设计原理和大型软件设计的原理极为接近。这些都要求电子类专业的教学重点应由传统的基础功能模块设计转向对大规模复杂系统的分析和管理，加强对学生系统概念的培养。电子信息系列实验装置便是为了满足这种需要而开始研发的。它包含有电子技术实验装置，计算机组成/网际服务实验装置，微机系统与接口实验装置及单片机/ISP综合设计实验装置。该系列实验装置提供了集演示、验证和综合设计的新一代教学平台，并按照教学大纲的要求配置了实验项目和实验内容，此外，用户还可根据自己的需要安排实验内容，发挥创造性才能。单片机技术是一门很实用的技术，单片机在工业控制中独占鳌头，故又称为微控制器。迄今为止，8位单片机仍占有单片机市场的60％以上份额，促进了8位单片机朝着高性能和多功能化方向发展。随着CPLD技术的不断发展，也越来越被广大设计人员重视、应用。单片机/ISP综合设计实验装置实质上是构建了一个以CPLD/FPGA和MCU为中心，能与微机子系统进行通信的综合设计实验平台，它采用的是CPLD/FPGA和MCU双系统核心架构，再与外围设备通过总线方式连接起来。可以完成有关单片机，微机接口，逻辑设计等众多实验，可作为“计算机结构与逻辑设计”，“单片机原理与应用”，“在系统编程技术”，“VHDL设计”,“微型计算机测控技术”和“电子系统综合设计”等课程的综合实验装置。该实验装置在教学实践中的应用，为提高学生的动手能力，加深学生对单片机、CPLD/FPGA技术的理解提供了良好的实验平台，为以后电子系统设计开发打下坚实的基础。除具有单片机，CPLD/FPGA双系统核心构架外，提供了极其丰富的功能单元电路，如A/D、D/A、RTC及通讯接口等，并可根据学生应用的需要方便地扩展其它电路，使其完全能够做出具有复杂性和创造性的综合性实验，另外配置的一些工具模块也能为学生做实验提供方便。1.2 实验装置的特点EEEC-030B型单片机/ISP综合设计实验装置的主要特点如下： CPLD/FPGA和MCU双系统架构该系统既能单独作为CPLD/FPGA实验系统或单片机实验系统使用，更能同时使用MCU和CPLD/FPGA系统以充分满足不同类型,不同规模系统设计的需要。适应了当今系统设计的潮流，使该系统功能更加完善。
上传时间： 2013-10-13
上传用户：363186
