逻辑封装
共 40 篇文章
逻辑封装 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 40 篇文章，持续更新中。
模拟cmos集成电路设计
拉扎维经典著作，陈贵灿等翻译。介绍了mos工艺短沟道效应\ 单级和差动放大频响反馈/震荡/封装工艺等
模拟cmos集成电路设计(design of analog
<P>模拟集成电路的设计与其说是一门技术，还不如说是一门艺术。它比数字集成电路设计需要更严格的分析和更丰富的直觉。严谨坚实的理论无疑是严格分析能力的基石，而设计者的实践经验无疑是诞生丰富直觉的源泉。这也正足初学者对学习模拟集成电路设计感到困惑并难以驾驭的根本原因。.<BR>美国加州大学洛杉机分校(UCLA)Razavi教授凭借着他在美国多所著名大学执教多年的丰富教学经验和在世界知名顶级公司(AT&
不同功能触发器的相互转换方法
触发器是时序逻辑电路的基本构成单元，按功能不同可分为 RS 触发器、 JK 触发器、 D 触发器及 T 触发器四种，<BR>其功能的描述可以使用功能真值表、激励表、状态图及特性方程。只要增加门电路便可以实现不同功能触发器的相互<BR>转换，例如要将 D 触发器转换为 JK 触发器，转换的关键是推导出 D 触发器的输入端 D 与 JK 触发器的输入端<BR>J 、 K 及状态输出端 Qn 的逻辑表达
AN-1064了解AD9548的输入基准监控器
<p>
</p>
<div>
如AD9548数据手册所述，AD9548的输入端最多可支持八个独立参考时钟信号。八路输入各有一个专用参考监控器，判断输入参考信号的周期是否满足用户要求。图1是参考监控器和必要支持元件的框图。参考监控器测量输入参考信号的周期，并声明信号是过慢还是过快，即表示参考信号有误。该信息保存在参考状态寄存器内(各参考监控器具有用户可读取的专用状态寄存器)。虽然参考
高速电路设计与实现
通常认为如果数字逻辑电路的频率达到或者超过45MHZ~50MHZ，而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量（比如说1/3），就称为高速电路。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/177094-120425150924135.jpg" /><br />
verilog hdl 夏宇闻数字逻辑设计
复杂数字逻辑系统的VerilogHDL 设计技术和方法
双通道通用精密运算放大器评估板
<div>
EVAL-PRAOPAMP-2R/2RU/2RM评估板支持采用SOIC、TSSOP和MSOP封装的双运算放大器。它能以不同的应用电路和配置为用户提供多种选择和广泛的灵活性。该评估板不是为了用于高频器件或高速放大器。但是，它为用户提供了不同电路类型的多种组合，包括有源滤波器、仪表放大器、复合放大器，以及外部频率补偿电路。本应用笔记会给出几个应用电路的例子。<br />
<img al
基于Multisim的计数器设计仿真
<span id="LbZY">计数器是常用的时序逻辑电路器件，文中介绍了以四位同步二进制集成计数器74LS161和异步二-五-十模值计数器74LS290为主要芯片，设计实现了任意模值计数器电路，并用Multisim软件进行了仿真。仿真验证了设计的正确性和可靠性，设计与仿真结果表明，中规模集成计数器可有效实现任意模值计数功能，并且虚拟仿真为电子电路的设计与开发提高了效率。<br />
<img a
5 Gsps高速数据采集系统的设计与实现
<p>
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">以某高速实时频谱仪为应用背景，论述了5 Gsps采样率的高速数据采集系统的构成和设计要点，着重分析了采集系统的关键部分高速ADC（analog to digital，模数转换器）的设计、系统采样时钟设计、模数
SIMATIC逻辑堆栈指令
9.16 SIMATIC 逻辑堆栈指令<BR>栈装载与 (ALD)<BR>ALD 指令对堆栈中的第一层和第二层的值进行逻辑与操作结<BR>果放入栈顶执行完 ALD 指令后堆栈深度减 1<BR>操作数 无<BR>栈装载或 (OLD)<BR>OLD 指令对堆栈中的第一层和第二层的值进行逻辑或操作<BR>结果放入栈顶执行完 OLD 指令后堆栈深度减 1<BR>操作数 无<BR>逻辑推入栈<BR>LPS
基于遗传算法的组合逻辑电路设计的FPGA实现
<p>
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">基于遗传算法的组合逻辑电路的自动设计，依据给出的真值表，利用遗传算法自动生成符合要求的组合逻辑电路。由于遗传算法本身固有的并行性，采用软件实现的方法在速度上往往受到本质是串行计算的计算机制约，因此采用硬件化设
黑魔书(逻辑门的高速特性)pdf下载
在数字设备的设计中，功耗、速度和封装是我们主要考虑的3个问题，每位设计者都希望<BR>功耗最低、速度最快并且封装最小最便宜，但是实际上，这是不可能的。我们经常是从各种型号<BR>规格的逻辑芯片中选择我们需要的，可是这些并不是适合各种场合的各种需要。<BR>当一种明显优于原来产品的新的技术产生的时候，用户还是会提出各方面设计的不同需<BR>求，因此所有的逻辑系列产品实际上都是功耗、速度与封装的一种折
复合卡诺图在多输出组合逻辑电路设计中的应用
<p>
为了使设计的多输出组合逻辑电路达到最简，运用复合卡诺图化简多输出函数，找出其各项的公共项，得到的表达式不一定是最简的，但是通过找公共项，使电路中尽量使用共用的逻辑门，从而减少电路整体的逻辑门，使电路简单。结果表明，利用复合卡诺图化简后设计出的电路更为简单。</p>
<p style="text-align: center">
<img alt="" src="http://dl.e
铝电解电容器：详细介绍原理，应用，使用技巧
<P class=diarycontent style="MARGIN: 0cm 0cm 0pt; LAYOUT-GRID-MODE: char; LINE-HEIGHT: 12pt; mso-pagination: none"><FONT size=3>铝电解电容器：详细介绍原理，应用，使用技巧<p></p></FONT></P>
<P class=MsoNormal style="MARGIN
时钟分相技术应用
<p>
摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。<br />
关键词: 时钟分相技术; 应用<br />
中图分类号: TN 79 文献标识码:A 文章编号: 025820934 (2000) 0620437203<br />
时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的<br />
性能。尤其现代电子系统对性
三态门总线传输电路的Multisim仿真方案
<span id="LbZY">基于探索仿真三态门总线传输电路的目的，采用Multisim10仿真软件对总线连接的三态门分时轮流工作时的波形进行了仿真实验测试，给出了仿真实验方案，即用Multisim仿真软件构成环形计数器产生各个三态门的控制信号、用脉冲信号源产生各个三态门不同输入数据信号，用Multisim仿真软件中的逻辑分析仪多踪同步显示各个三态门的控制信号、数据输入信号及总线输出信号波形，结
High-Speed Digital System desi
前面讨论了很多内容，基本上涉及了有关PCB板的绝大部分相关的知识。第二章探讨了传输线的基本原理，第三章探讨了串扰，在第四章里我们阐述了许多在现代设计中必须关注的非理想互连的问题。对于信号从驱动端引脚到接收端引脚的电气路径的相关问题，我们已经做了一些探究，然而对于硅芯片，即处于封装内部的IC来说，其信号传输通常要通过过孔和连接器来进行，对这样的情况我们该如何处理？在本章中，我们将通过对封装、过孔和连
常用全系列场效应管_MOS管型号参数封装资料
MOS管的资料
精密运算放大器自动校零
运算放大器集成电路，与其它通用<BR>集成电路一样，向低电压供电方向发<BR>展，普遍使用3V供电，目的是减少功<BR>耗和延长电池寿命。这样一来，运算放<BR>大器集成电路需要有更高的元件精度和<BR>降低误差容限。运算放大器一般位于电<BR>路系统的前端，对于时间和温度稳定性<BR>的要求是可以理解的，同时要改进电路<BR>结构和修调技术。当前，运算放大器是<BR>在封装后用激光修调和斩波器稳
ADIS16334安装_机械设计指南和示例
<div>
ADIS16334是一款薄型、完全校准的MEMS惯性测量单元(IMU)。图1为该封装的顶视图，其中包括四个安装孔，配备嵌入式安装架，有助于控制附加硬件的整体高度。安装孔为M2 × 0.4 mm或2至56个机械螺丝提供了足够的间隙。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/829019-1212131A523