目前，数字信号处理广泛应用于通信、雷达、声纳、语音与图像处理等领域，信号处理算法理论己趋于成熟，但其具体硬件实现方法却值得探讨。FPGA是近年来广泛应用的超大规模、超高速的可编程逻辑器件，由于其具有高集成度、高速、可编程等优点，大大推动了数字系统设计的单片化、自动化，缩短了单片数字系统的设计周期、提高了设计的灵活性和可靠性，在超高速信号处理和实时测控方面有非常广泛的应用。本文对FPGA的数据采集与处理技术进行研究，基于FPGA在数据采样控制和信号处理方面的高性能和单片系统发展的新热点，把FPGA作为整个数据采集与处理系统的控制核心。主要研究内容如下： FPGA的单片系统研究。针对数据采集与处理，对FPGA进行选型，设计了基于FPGA的单片系统的结构。把整个控制系统分为三个部分：多通道采样控制模块，数据处理模块，存储控制模块。 多通道采样控制模块的设计。利用4片AD7506和一片AD7862对64路模拟量进行周期采样，分别设计了通道选择控制模块和A/D转换控制模块，并进行了仿真，完成了基于FPGA的多通道采样控制。 数据处理模块的设计。FFT算法在数字信号处理中占有重要的地位，因此本文研究了FFT的硬件实现结构，提出了用FPGA实现FFT的一种设计思想，给出了总体实现框图。分别设计了旋转因子复数乘法器，碟形运算单元，存储器，控制器，并分别进行了仿真。重点设计实现了FFT算法中的蝶形处理单元，采用了一种高效乘法器算法设计实现了蝶形处理单元中的旋转因子乘法器，从而提高了蝶形处理器的运算速度，降低了运算复杂度。理论分析和仿真结果表明，状态机控制器成功地对各个模块进行了有序、协调的控制。 存储控制模块的设计。利用闪存芯片K9K1G08UOA对采集处理后的数据进行存储，设计了FPGA与闪存的硬件连接，设计了存储控制模块。 本文对FFT算法的硬件实现进行了研究，结合单片系统的特点，把整个系统分为多通道采样控制模块，数据处理模块，存储控制模块进行设计和仿真。设计采用VHDL编写程序的源代码。仿真测试结果表明，此FPGA单片系统可完成对实时信号的高速采集与处理。
上传时间： 2013-04-24
上传用户：362279997
在国家重大科学工程HIRFL-CSR的CSR控制系统中，需要高速数据获取和处理系统。该系统通常采用存储器作为数据缓冲存储。同步动态随机存储器SDRAM凭借其集成度高、功耗低、可靠性高、处理能力强等优势成为最佳选择。但是SDRAM却具有复杂的时序，为了降低成本，所以采用目前很为流行的EDA技术，选择可编程逻辑器件中广泛使用的现场可编程门阵列FPGA，使用硬件描述语言VHDL，遵循先进的自顶向下的设计思想实现对SDRAM控制器的设计。 论文引言部分简单介绍了CSR控制系统，指出论文的课题来源与实际意义。第二章首先介绍了存储器的概况与性能指标，其次较为详细介绍了动态存储器DRAM的基本时序，最后对同步动态随机存储器SDRAM进行详尽论述，包括性能、特点、结构以及最为重要的一些操作和时序。第三、四章分别论述本课题的SDRAM控制器硬件与软件设计，重点介绍了具体芯片与FPGA设计技术。第五章为该SDRAM控制器在CsR控制系统中的一个经典应用，即同步事例处理器。最后对FPGA技术进行总结与展望。 本论文完整论述了控制器的设计原理和具体实现。从测试的结果来看，本控制器无论从结构上，还是软硬件上设计均满足了工程实际要求。
上传时间： 2013-07-19
上传用户：dct灬fdc
JPEG 2000是为适应不断发展的图像压缩应用而出现的新的静止图像压缩标准，小波变换是JEPG 2000核心算法之一。小波变换是一种可达到时(空)域或频率域局部化的时频域或空频域分析方法，其多尺度分解特性符合人类的视觉机制，更加适用于图像信息的处理。提升小波变换是一类不采用傅立叶变换做为主要分析工具的小波变换新方法，提升小波变换的提出大大简化了小波变换的计算，使其在实时信号处理领域得到广泛的应用。通过提升的方法很容易构造一般的整数小波变换，由于图像一般用位数较低的整数表示，整数小波变换可以将为整数序列的图像矩阵映射成整数小波系数矩阵，这就大大简化了小波变换的硬件电路设计。在当今数字化和信息化时代背景下，研究具有高速硬件处理功能的可变程逻辑器件在图像压缩算法领域的应用已经成为当今研究的热点。 本文旨在探讨和研制基于FPGA的小波变换模块的可能性和方法。本文采用Xilinx公司的Spartan-Ⅲ系列芯片，根据JPEG 2000推荐无损提升小波算法和有损提升小波算法，设计图像压缩系统的小波变换模块。主要工作如下： 第一部分介绍了传统小波分析理论和提升小波分析理论。包括连续小波时频局域性的特征，离散小波变换系数的意义，多分辨分析引出的构造小波基的系统方法和计算离散小波的快速算法等。重点放在介绍正交小波和双正交小波的构造方法，并介绍了数字图像在小波域的特点。讨论了提升小波变换的基本思想，讨论了用提升方法构造小波基以及传统小波变换的提升实现，讨论了整数小波变换。 第二部分介绍了FPGA结构及其设计流程。介绍了FPGA/CPLD器件的特征、发展趋势及FPGA/CPLD基本结构，然后重点介绍了本文用到的Xilinx公司Spartan-Ⅲ系列芯片的结构特点，以及Xilinx的FPGA开发软件ISE，最后介绍了硬件描述语言VHDL语言的特点。 最后一部分是本论文研究的主要内容，即JPEG 2000中最核心的算法-提升格式小波变换的一维变换模块设计和二维变换模块设计。一维提升小波变换模块采用两种不同的电路结构进行设计-低速低功耗的串行流水线结构和高速高功耗的并行阵列结构。同样，二维小波变换模块也采用了两种不同的电路结构进行设计-低速低功耗的折叠结构和高速高功耗的串行结构。 文章对提升小波变换的FPGA实现中的大量细节问题进行了讨论，给出了每种结构提升小波变换模块的电路原理图，并对原理图进行了仿真测试，仿真测试结果不仅表明了模块功能的正确性，而且表明不同小波模块可以满足相应领域的实际要求。
上传时间： 2013-06-08
上传用户：dwzjt
本文介绍了一个基于CPLD／FPGA的嵌入式IP核设计。论文在阐述可编程逻辑器件及其发展趋势的基础上，探讨了知识产权复用理念，MCU的复杂化设计以及数字信号传输与处理的速度要求。结合国内外对CPLD／FPGA的使用现状，引出了在CPLD／FPGA上开发嵌入式模块程序的理念并提出了设计实现方法和设计实例。课题的设计目标为开发一个基于CPLD／FPGA的USBIP模块，实现开发板与PC机之间的USB通信。设计过程首先进行硬件设计，在FPGA开发板上开发扩展板；其次用ISE开发软件进行FPGA数字化设计；在软件开发完成后，将配置生成的比特流文件通过JTAG电缆下载到FPGA开发板上，实现FPGA开发板与PC机之间的通信。 该设计具有很高的实用性，它进一步扩大了可编程芯片的领地，将复杂专有芯片挤向高端和超复杂应用；它使得IP资源复用理念得到更普遍的应用；为基于FPGA的嵌入式系统设计提供了广阔的思路。
上传时间： 2013-07-05
上传用户：隐界最新
可编程逻辑器件FPGA(现场可编程门阵列)和CPLD(复杂可编程逻辑器件)越来越多的应用于数字信号处理领域，与传统的ASIC(专用集成电路)和DSP(数字信号处理器)相比，基于FPGA和CPLD实现的数字信号处理系统具有更高的实时性和可嵌入性，能够方便地实现系统的集成与功能扩展。 FFT的硬件结构主要包括蝶形处理器、存储单元、地址生成单元与控制单元。本文提出的算法在蝶形处理器内引入流水线结构，提高了FFT的运算速度。同时，流水线寄存器能够寄存蝶形运算中的公共项，这样在设计蝶形处理器时只用到了一个乘法器和两个加法器，降低了硬件电路的复杂度。 为了进一步提高FFT的运算速度，本文在深入研究各种乘法器算法的基础上，为蝶形处理器设计了一个并行乘法器。在实现该乘法器时，本文采用改进的布斯算法，用以减少部分积的个数。同时，使用华莱士树结构和4-2压缩器对部分积并行相加。 本文以32点复数FFT为例进行设计与逻辑综合。通过设计相应的存储单元，地址生成单元和控制单元完成FFT电路。电路的仿真结果与软件计算结果相符，证明了本文所提出的算法的正确性。 另外，本文还对设计结果提出了进一步的改进方案，在乘法器内加入一级流水线寄存器，使FFT的速度能够提高到当前速度的两倍，这在实时性要求较高的场合具有极高的实用价值。
上传时间： 2013-07-18
上传用户：wpt
在测井过程中，由于测井深度直接影响到其它测井信息的准确性，所以精确的测井深度变得越来越重要。本文针对现有绞车系统的不足(CPU为单片机决定其精度不高、缺少完善的深度校正系统等)，首次将DSP与FPGA应用到测井绞车系统中，充分利用FPGA硬件资源丰富、速度快及DSP软件设计灵活的特点，使系统硬件、软件结构更加合理，功能得到增强，性价比进一步提高，从而优化了整个系统，为今后绞车设计提供了新的方法和途径。 本文相对其它绞车系统的设计，主要特点有：设计了比较完善的深度校正模块(深度脉冲校正、根据磁记号与磁定位信号的校正、由张力等原因引起的电缆形变的校正)。将打标和测量一体化。设计了方便的通信接口(校正后的深度脉冲及DSP通过RS232与主测井仪的通信)。使用DSP作为CPU并且配合FPGA作预处理从而提高了测量深度的准确性。电路采用了可编程逻辑器件，提高了电路工作的可靠性，减小了电路板面积。另外，本文在研究电缆绞车系统的同时，对测井的地面信号处理也进行了初步的研究，主要是对趋肤效应的校正做了初步的研究。 本文所完成的是一个完整的测量与打标系统，通过室内与现场实验，得出该系统具有高精度、高智能化等优点。最后，本文对该系统的发展方向作了展望。
上传时间： 2013-07-08
上传用户：星仔
本文简单介绍了脉冲式激光测距原理、相位式激光测距的原理及相位测量技术。根据课题的要求，给出了电路系统设计方案，选择了合适测相系统电路参数，分析了调制波的噪声对系统的影响，计算出能满足系统精度要求的最低信噪比，对偶然误差、信号变化幅度大小、零点漂移和电路的相位延迟等原因引起的测量误差，提出了具体的解决措施，这些措施提高了数字检相电路的测相精度和稳定性。 根据电路系统设计方案，着重对混频电路、整形电路和自动数字检相电路进行了较为深入的分析与讨论，其中自动数字检相电路采用大规模可编程逻辑器件FPGA实现。 文中述叙了利用FPGA实现自动数字检相的原理及方法步骤，分析了FPGA实现鉴相功能的可靠性。根据设计要求，选择合适的FPGA逻辑器件和配置器件，使用QuartusⅡ软件开发可编程逻辑器件及VHDL编程，给出了用QuartusⅡ软件进行数字检相测量的系统仿真结果和混频电路、比较电路、数字检相电路的实验结果，对在没有零角度位置标志信号和没有允许计数标志信号条件下的实验结果的精度进行了分析。根据误差结果分析，提出了下一步研究改进的措施和思路。
上传时间： 2013-04-24
上传用户：yare
频率特性测试仪(简称扫频仪)是一种测试电路频率特性的仪器，它广泛应用于无线电、电视、雷达及通信等领域，为分析和改善电路的性能提供了便利的手段。而传统的扫频仪由多个模块构成，电路复杂，体积庞大，而且在高频测量中，大量的分立元件易受温度变化和电磁干扰的影响。为此，本文提出了集成化设计的方法，针对可编程逻辑器件的特点，对硬件实现方法进行了探索。 本文对三大关键技术进行了深入研究： 第一，由扫频信号发生器的设计出发，对直接数字频率合成技术(DDS)进行了系统的理论研究，并改进了ROM压缩方法，在提高压缩比的同时，改进了DDS系统的杂散度，并且利用该方法实现了幅度和相位可调制的DDS系统-扫频信号发生器。 第二，为了提高系统时钟的工作频率，对流水线算法进行了深入的研究，并针对累加器的特点，进行了一系列的改进，使系统能在100MHz的频率下正常工作。 第三，从系统频率特性测试的理论出发，研究如何在FPGA中提高多位数学运算的速度，从而提出了一种实现多位BCD码除法运算的方法—高速串行BCD码除法；随后，又将流水线技术应用于该算法，对该方法进行改进，完成了基于流水线技术的BCD码除法运算的设计，并用此方法实现了频率特性的测试。 在研究以上理论方法的基础上，以大规模可编程逻辑器件EP1K100QC208和微处理器89C52为实现载体，提出了基于单片机和FPGA体系结构的集成化设计方案；以VerilogHDL为设计语言，实现了频率特性测试仪主要部分的设计。该频率特性测试仪完成扫频信号的输出和频率特性的测试两大主要任务，而扫频信号源和频率特性测试这两大主要模块可集成在一片可编程逻辑器件中，充分体现了可编程逻辑器件的优势。 本文首先对相关的概念理论进行了介绍，包括DDS原理、流水线技术等，进而提出了系统的总体设计方案，包括设计工具、语言和实现载体的选择，而后，简要介绍了微处理器电路和外围电路，最后，较为详细地阐述了两个主要模块的设计，并给出了实现方式。
上传时间： 2013-06-08
上传用户：xiangwuy
工业X-CT（X-ray Computed Tomography）无损检测技术是以不损伤或者破坏被检测对象的一种高新检测技术，被誉为最佳的无损检测手段，在无损检测领域日益受到人们的青睐。近年来，各国都在投入大量的人力、物力对其进行研究与开发。 目前，工业CT主要采用第二代和第三代扫描方式。在工业CT第三代扫描方式中，扫描系统仅作“旋转”运动，控制系统比较简单。对此，我国已取得了可喜的成绩。然而，对工业CT系统中的二代扫描运动控制系统，即针对“平移+旋转”运动的控制系统的研究，我国已有采用，但与发达国家相比，还存在较大的差距。二代扫描方式与其它扫描方式相比，具有对被检物的尺寸没有要求，且能够对感兴趣的检测区域进行局部扫描的独特优点。同时X光源的射线出束角较小（一般小于20°），因此在工业X-CT系统主要采用二代扫描运动控制。有鉴于此，本论文结合有关科研项目，开展了工业X-CT二代扫描控制系统的研究。 论文首先介绍了工业X-CT系统的工作原理和各种扫描运动控制方式的特点，阐述了开展二代扫描控制的研究目的和意义。其次，根据二代扫描控制的特点，提出了“在优先满足工业X-CT二代扫描控制的基础上，力求实现对工业X-CT扫描运动的通用控制，使其能同时支持一、三代扫描方式”的设计思想。据此，研究确立了基于单片机AT89LV52及FPGA芯片EP1C3T100C8的运动控制架构，以实现二代扫描控制系统的设计方案。论文详细介绍了可编程逻辑器件FPGA的工作原理和开发流程，并对其相关开发环境QuartusII4.1作了阐述。结合运动控制系统的硬件设计，详细介绍了各功能模块的具体设计过程，给出了相关的设计原理框图和实际运行波形。并制作了相应的PCB板，调试了整个硬件控制系统。最后，论文还详细研究了利用VisualC++6.0来完成上位机控制软件的设计，给出了运动控制主界面及扫描运动控制功能软件设计的流程图。 论文对整个运动控制系统采用的经济型的开环控制技术所带来的不利影响，分析研究了增加步进电机的细分数以提高扫描精度的可能性，并对所研究的控制系统在调试过程中出现的一些问题及解决方案作了简要的分析，提出了一些完善方法。
上传时间： 2013-04-24
上传用户：stella2015
数字滤波作为数字信号处理技术的重要组成部分，广泛应用于诸如信号分离、恢复、整形等多种场合中，本文讨论的FIR滤波器因其具有严格的线性相位特性而得到广泛的应用。在工程实践中，往往要求信号处理具有实时性和灵活性,但目前常用的一些软件或硬件实现方法则难以同时达到两方面的要求。 可编程逻辑器件是一种用户根据需要而自行构造逻辑功能的数字集成电路。本课题研究FIR的FPGA解决方案体现电子系统的微型化和单片化，主要完成的工作如下: (1)以FIR滤波器的基本理论为依据，研究适应工程实际的数字滤波器的设计方法： (2)对分布式算法进行了较为深入的研究。在阐述算法原理的基础上，分析了利用FPGA特有的查找表结构完成这一运算的方法，从而解决了常系数乘法运算硬件实现的问题； (3)以—FIR低通滤波器为例说明FIR数字滤波器的具体实现方法，采用层次化、模块化、参数化的设计思想，完成对整个FIR滤波器的功能模块的划分，以及各个功能模块的具体设计； (4)设计参数可调的FIR低通滤波器的硬件电路：以EPFlK50TCl44-l为核心，包括A/D转换电路、D/A转换电路以及在系统配置电路等。以话音作为输入信号，进行了实际滤波效果的测试。 实验系统的测试结果表明，和传统的数字滤波器相比较具有更好的实时性、准确性、灵活性和实用性。
上传时间： 2013-07-13
上传用户：皇族传媒
