Goedel语言是一种说明性逻辑程序设计语言。该语言基于一阶逻辑，引入了一个多态多类的类型系统和多种新的语言成分，支持抽象数据类型和模块化程序设计等技术，语言本身也具有很强的说明性语义。详细介绍了Goedel语言的类型系统及其构造，对在逻辑程序设计语言中引入类型系统的作用进行了一些深入的分析和讨论。[
上传时间： 2014-11-26
上传用户：BIBI
FPGA时钟分析，包括门控时钟与时钟偏仪分析，逻辑设计时钟分析，毛刺分析．
上传时间： 2015-10-14
上传用户：lps11188
一:需求分析 1．本程序需掌握树和二叉树的概念及工作原理，运用其原理及概念完成实验.。 2．问题描述： 一个逻辑表达式如果对于其变元的任一种取值都为真，则称为重言式；反之，如果对于其变元的任一种取值都为假，则称为矛盾式；然而，更多的情况下，既非重言式，也非矛盾式。试写一程序，通过真值表判断一个逻辑表达式属于那一类。 3．基本要求： （1）逻辑表达式从终端输入，长度不超过一行。逻辑运算符包括“|”，“&”和“~”, 分别表示或、与和非，运算优先程度递增，但可以有括号改变，即括号内的运算优先。逻辑变元为大写字母。表达式中任何地方都可以含有多个空格符。 （2）若是重言式或矛盾式，可以只“显示True forever”或“False forever”，否则显示“Satisfactible”以及变量名序列，与用户交互。若用户对表达式中变元取一组值，程序就求出并显示逻辑表达式的值。
上传时间： 2015-11-14
上传用户：sz_hjbf
硬盘FAT文件系统原理的详细分析 硬盘由很多盘片(platter)组成，每个盘片的每个面都有一个读写磁头。如果有N个盘片。 就有2N个面，对应2N个磁头(Heads)，从0、1、2开始编号。每个盘片被划分成若干个同心圆磁道(逻辑上的，是不可见的。)每个盘片的划分规则通常是一样的。这样每个盘片的半径均为固定值R的同心圆再逻辑上形成了一个以电机主轴为轴的柱面(Cylinders)，从外至里编号为0、1、2⋯ ⋯ 每个盘片上的每个磁道又被划分为几十个扇区(Sector)，通常的容量是512byte，并按照一定规则编号为1、2、3⋯ ⋯ 形成Cylinders×Heads×Sector个扇区。这三个参数即是硬盘的物理参数。我们下面的很多实践需要深刻理解这三个参数的意义。
上传时间： 2013-12-05
上传用户：集美慧
简易逻辑分析仪的设计制作流程，完整的报告，和可行性分析
上传时间： 2014-01-27
上传用户：wxhwjf
可编程逻辑器件的开发与应用实验教学大纲 本课程是高等院校电气、信息、通信类专业的一门技术基础课。通过本课程的学习，使学生获得数字系统设计和可编程逻辑器件方面的基本概念、基本知识和基本技能，培养他们对数字系统的分析与设计的能力，为后续课程的学习及今后的实际工作打下良好的基础。
上传时间： 2016-02-04
上传用户：希酱大魔王
炼钢厂作业管理子系统数据库设计 目录 1系统目标 1 1.1 背景介绍 1 1.2系统目标 2 2需求分析 3 2.1 组织结构分析 3 2.2业务流程分析 3 2.3数据流程分析 8 2.4数据字典 13 3概念结构设计 14 4 逻辑结构设计 18 5 物理结构设计 18
上传时间： 2016-03-14
上传用户：cc1015285075
本文首先分析了自动组卷系统在具体的教学活动过程中的实际需求，然后以高中英语的教学为背景，设计与实现了一个实际的自动组卷系统，对其中的数据库结构设计以及各个主要模块的实现进行了详细的介绍。本系统可以从试题库中自动的查找和组织出一些不同类型、不同难度、不同章节范围内的试题来组成一份合理的试卷。它采用的是利用试卷自动生成算法记录试题的一组特征值，根据用户提供的试卷题目类型、章节分布、难易程度等条件，借助于系统中的一系列数据文件，使具体课程的相关数据动态地抽象成逻辑数据，用以解决通用问题，线性的规划出一份约束满足的、合理的试卷。
上传时间： 2016-05-10
上传用户：2525775
本在线考试系统采用了面向对象的分析和设计，整体上采用了三层架构的设计方式，并结合了Ajax技术在客户端实现部分逻辑，使用了NHibernate作为数据访问层，大大改善了代码的重用性和可读性并改善了用户体验和系统性能，而且简化了系统的开发。本系统实现了试题管理、根据知识点制定出题策略、根据出题策略随机抽题、考试计时、自动交卷、客观题自动阅卷、在线阅卷、查看分数等功能。开发工具主要是Visual Studio 2005。
标签： 面向对象的分析
上传时间： 2017-01-24
上传用户：wff
本文主要分析了FIR数字滤波器的基本结构和硬件构成特点,简要介绍了FIR滤波器实现的方式优缺点 结合Altera公司的Stratix系列产品的特点,以一个基于MAC的8阶FIR数字滤波器的设计为例,给出了使用Verilog硬件描述语言进行数字逻辑设计的过程和方法,并且在QuartusⅡ的集成开发环境下编写HDL代码,进行综合 利用QuartusⅡ内部的仿真器对设计做脉冲响应仿真和验证。
上传时间： 2017-01-24
上传用户：Miyuki
