音频频谱的分析程序,在程序中实现了采样速率的提取
上传时间： 2013-12-08
上传用户：onewq
介绍无线射频芯片nRF24L01的极好资料,为短距离无线通信提供很好的解决方案.最高传输速率可达到2M
上传时间： 2016-01-11
上传用户：rocketrevenge
DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低.
标签： signal_out signal_in DPLL 模
上传时间： 2013-12-26
上传用户：希酱大魔王
CDMA移动通信系统中一种速率功率联合控制方法
上传时间： 2014-01-25
上传用户：asdfasdfd
介绍了一种基于新型FPGA的高速数字下变频的实现方法 它充分利用数字下变频的优化算法以及FPGA领域的新技术去除由于数据速率过高而造成的各种瓶颈,极大地减少了计算量 和FPGA片内资源的消耗.
上传时间： 2016-01-27
上传用户：z754970244
可获取cpuid 速率 硬盘序列号等硬件相关信息
上传时间： 2013-12-10
上传用户：1966640071
一篇介绍单调速率调度算法的论文，对于理解单调速率算法的概貌很有帮助。
上传时间： 2016-02-18
上传用户：龙飞艇
提出了欧氏算法和IDFT相结合的RS码流式解码方案,并在FPGA芯片上予以实现。计算机仿真和实测表明,该方案在GF(28)的符号速率可达50MHz以上,最大延时为640ns,满足了高速宽带无线接入网中抗干扰编译码的需求。
上传时间： 2013-12-08
上传用户：yulg
数字录音机试验的原理与程序。以每秒钟5000次的速率采集IN2输入的语音数据并存入内存,共采集60000个数据（录12秒），然后再以同样的速率将数据送DAC0832使喇叭发声（放音）。
上传时间： 2013-12-28
上传用户：jing911003
详细介绍多速率数字信号处理的理论，对专业人士的理论提高有极大帮助。
上传时间： 2013-12-22
上传用户：wcl168881111111
