mos运算放大器——原理设计应用，李联，复旦大学，详细论述了CMOS即成运算放大器的工作原理和设计方法
上传时间： 2013-04-24
上传用户：nairui21
MOS运算放大器的原理及设计书籍，PDG文件。
上传时间： 2013-04-24
上传用户：rishian
近年来，以电池作为电源的微电子产品得到广泛使用，因而迫切要求采用低电源电压的模拟电路来降低功耗。目前低电压、低功耗的模拟电路设计技术正成为微电子行业研究的热点之一。 在模拟集成电路中，运算放大器是最基本的电路，所以设计低电压、低功耗的运算放大器非常必要。在实现低电压、低功耗设计的过程中，必须考虑电路的主要性能指标。由于电源电压的降低会影响电路的性能，所以只实现低压、低功耗的目标而不实现优良的性能(如高速)是不大妥当的。 论文对国内外的低电压、低功耗模拟电路的设计方法做了广泛的调查研究，分析了这些方法的工作原理和各自的优缺点，在吸收这些成果的基础上设计了一个3.3 V低功耗、高速、轨对轨的CMOS/BiCMOS运算放大器。在设计输入级时，选择了两级直接共源一共栅输入级结构；为稳定运放输出共模电压，设计了共模负反馈电路，并进行了共模回路补偿；在偏置电路设计中，电流镜负载并不采用传统的标准共源-共栅结构，而是采用适合在低压工况下的低压、宽摆幅共源-共栅结构；为了提高效率，在设计时采用了推挽共源极放大器作为输出级，输出电压摆幅基本上达到了轨对轨；并采用带有调零电阻的密勒补偿技术对运放进行频率补偿。 采用标准的上华科技CSMC 0.6μpm CMOS工艺参数，对整个运放电路进行了设计，并通过了HSPICE软件进行了仿真。结果表明，当接有5 pF负载电容和20 kΩ负载电阻时，所设计的CMOS运放的静态功耗只有9.6 mW，时延为16.8ns，开环增益、单位增益带宽和相位裕度分别达到82.78 dB，52.8 MHz和76°，而所设计的BiCMOS运放的静态功耗达到10.2 mW，时延为12.7 ns，开环增益、单位增益带宽和相位裕度分别为83.3 dB、75 MHz以及63°，各项技术指标都达到了设计要求。
标签： CMOSBiCMOS 低压 低功耗
上传时间： 2013-06-29
上传用户：saharawalker
大功率电力电子装置的广泛应用使电力系统无功功率补偿和谐波污染问题日趋严重，动态无功功率补偿和谐波抑制成为现代电力传动领域研究的热点。传统补偿技术由于主控制器运算能力的限制，难以对实时信号进行有效分析，影响了补偿效果。而DSP计算速度快，能够实现复杂的数字信号处理或数字实时控制。本文针对矿井直流提升机的无功补偿问题，设计了一种基于DSP的TCR型动态无功补偿器，以稳定电网电压、减小电压波动，提高功率因数。 本文综述了无功补偿技术的国内外研究概况、水平和发展趋势，基于 MATLAB 对电力电子装置谐波源进行了谐波分析与仿真，分析和介绍了 TCR 的无功补偿原理及瞬时无功理论，确定了无功补偿系统主电路及其控制系统，提出了系统的总体方案。 本设计选用 TMS320F2812 DSP 芯片作为主处理器，设计了信号输入、滤波放大和信号调理等 DSP 外围硬件电路；软件方面采用模块化设计，编写了软件流程图，给出了部分程序代码。 本文基于MATLAB软件对无功补偿控制系统的补偿效果进行了模拟仿真。仿真结果表明：系统线电压、负载无功功率和TCR无功功率等在两个周期内达到稳定，系统线电压波动小于3％，系统线电压和系统线电流中仅含有较少量的5次、7次和 11 次谐波，总谐波畸变率满足《公用电网谐波》标准的要求，为在煤矿中的实际应用提供了理论基础。
上传时间： 2013-07-24
上传用户：PresidentHuang
MOS集成运算放大器的版图设计 集成电路设计综合实验指导书
上传时间： 2013-04-24
上传用户：yolo_cc
单电源运算放大器电路应用图集单电源运算放大器电路应用图集
上传时间： 2013-06-15
上传用户：yw14205
运算放大器、比较器设计指南,运算放大器、比较器设计指南
上传时间： 2013-07-19
上传用户：a673761058
矩阵运算是描述许多工程问题中不可缺少的数学关系，矩阵运算具有执行效率好、速度快、集成度高等优点，并且随着动态可配置技术的发展，灵活性也有了很大的提高。因此，寻找矩阵运算的高速实现方法是具有很大的现实意义，能够为高速运算应用提供技术支持。 为了提高研究成果的实用性与商用性，本文主要针对某种体积小、运算速度和性能要求很高的特殊场合设计并实现基于FPGA的矩阵运算功能。通过系统地研究FPGA功能结构、设计原理、DSP接口、IEEE-754标准，深入学习浮点数及矩阵的基础运算以及硬件编程语言等内容，根据矩阵运算的特点和原理，讨论了硬件设计方面重点对具体核心器件结构、特点以及有关FPGA的设计流程和控制器Verilog HDL硬件编程语言代码方面内容，确定了基于FPGA浮点运算及矩阵运算单元的Verilog HDL设计方法，在Quartus II平台上对其仿真、记录运算结果，并对采集到的数据结果进行了深入分析与总结。 本设计通过几种矩阵算法利用FPGA和MATLAB分别进行了实现测试，验证了设计结果的正确性，证明了本设计中矩阵运算速率的实用性与高效性，提高了系统资源利用率和系统可靠性，为今后在工程、军事、通讯等生产生活各个领域应用打下良好基础。
上传时间： 2013-07-07
上传用户：xuanjie
主要为Altium Designer 软件中的 原理图文件。其中包含了常用的比较电路，运算电路，滤波电路，推挽电路等等，开发设计人员或是相关人员可以直接调用，带来极大方便！
上传时间： 2013-04-24
上传用户：6546544
数字存储示波器在仪器仪表领域中占有重要的地位，应用范围相当广泛，所以对示波器的研制有重要的理论和实际意义。本文针对数字存储示波器的设计进行了深入的研究，旨在研制出100MHz带宽的数字存储示波器。 从各个方面考虑，选用了DSP、FPGA和单片机的方案来设计整个系统。整个系统采用单通道的方式。信号进来首先经过前端的调理电路把信号电压调整到AD的输入电压范围之内，这里调理电路主要是由信号衰减电路和信号放大电路所组成。调理后的信号再送到AD变换电路里面完成信号的数字化。然后把AD转换后的数据送到FPGA中，并把数据保存到FPGA中的FIFO中，FPGA中的电路主要包括有FIFO、触发系统、峰值检测、时基电路等。 DSP处理器主要是用来从FIFO中提取数据并进行相应的处理。因为DSP运算速度快，所以本文利用DSP来完成滤波和波形重建的时候的插值算法等功能。然后DSP利用其多缓冲串口把数据送到单片机，单片机把从DSP中发送过来的数据显示到LCD上，同时利用单片机来管理键盘等功能。在软件方面主要完成了程序的一些初始化驱动，比如说是FLASH驱动、LCD驱动、DSP串口初始化、FPGA初始化等相关工作。 由于本文采用FPGA，使得数字存储示波器的设计比较灵活，容易升级。可以根据自己的需要进行相关的改进，例如对外围电路做进一步地扩展。
上传时间： 2013-04-24
上传用户：hw1688888
