Xilinx 高性能 CPLD、FPGA 和配置 PROM 系列具备在系统可编程性、可靠的引脚锁定以及JTAG 边界扫描测试功能。此强大的功能组合允许设计人员在进行重大更改时，仍能保留原始的器件引脚，从而避免重组 PC 板。通过利用嵌入式控制器从板载 RAM 或 EPROM 对这些CPLD 和 FPGA 编程，设计人员可轻松升级、修改和测试设计，即使在现场也是如此。
上传时间： 2014-08-10
上传用户：sc965382896
This application note explains the XC9500™/XL/XV Boundary Scan interface anddemonstrates the software available for programming and testing XC9500/XL/XV CPLDs. Anappendix summarizes the iMPACT software operations and provides an overview of theadditional operations supported by XC9500/XL/XV CPLDs for in-system programming.
上传时间： 2013-11-01
上传用户：南国时代
Xilinx 高性能 CPLD、FPGA 和配置 PROM 系列具备在系统可编程性、可靠的引脚锁定以及JTAG 边界扫描测试功能。此强大的功能组合允许设计人员在进行重大更改时，仍能保留原始的器件引脚，从而避免重组 PC 板。通过利用嵌入式控制器从板载 RAM 或 EPROM 对这些CPLD 和 FPGA 编程，设计人员可轻松升级、修改和测试设计，即使在现场也是如此。
上传时间： 2013-11-03
上传用户：dongbaobao
现代先进微处理器有非常高的集成度和复杂度，又有寄存器堆、Cache等嵌入式部件，而且芯片管脚数相对较少，必须要有一定的自测试设计和其它的可测试性设计来简化测试代码，提高故障覆盖率。本文简要讨论NRS4000微处理器芯片的以边界扫描测试为主体，以自测试为补充的可测试性设计框架。着重介绍芯片的边界扫描设计和芯片中译码控制器PLA和微程序ＲＯＭ以及采用内嵌RAM结构的指令Cache和寄存器堆的内建自测试设计。仿真结果表明，这些可测试性设计大大缩短了测试代码的长度。
上传时间： 2015-07-25
上传用户：moshushi0009
数字存储器和混合信号超大规模集成电路 本书系统地介绍了数字、存储器和混合信号VLSI系统的测试和可测试性设计。该书是根据作者多年的科研成果和教学实践，结合国际上关注的最新研究热点并参考大量的文献撰写的。全书共分三个部分。第一部分是测试基础，介绍了测试基本概念、测试设备、测试经济学和故障模型。第二部分是测试方法，详细论述了组合和时序电路的测试生成、存储器测试、基于DSP和基于模块的模拟与混合信号测试、延迟测试和IDDQ测试等。第三部分是可测试性设计，包括扫描设计、BIST、边界扫描测试、模拟测试总线标准和基于IP芯核的SOC（System on a chip）测试。
上传时间： 2013-11-26
上传用户：hullow
百度关于JTAG接口的介绍。JTAG是英文“Joint Test Action Group的词头字母的简写，该组织成立于1985 年，是由几家主要的电子制造商发起制订的PCB 和IC 测试标准。JTAG 建议于1990 年被IEEE 批准为IEEE1149.1-1990 测试访问端口和边界扫描结构标准。该标准规定了进行边界扫描所需要的硬件和软件。自从1990 年批准后，IEEE 分别于1993 年和1995 年对该标准作了补充，形成了现在使用的IEEE1149.1a-1993 和IEEE1149.1b-1994。JTAG 主要应用于：电路的边界扫描测试和可编程芯片的在系统编程。
上传时间： 2015-05-11
上传用户：啦啦啦bbb
可测试性设计（Design-For-Testability，DFT）已经成为芯片设计中不可或缺的重要组成部分。它通过在芯片的逻辑设计中加入测试逻辑提高芯片的可测试性。在高性能通用 CPU 的设计中，可测试性设计技术得到了广泛的应用。本文结合几款流行的 CPU，综述了可应用于通用 CPU 等高性能芯片设计中的各种可测试性方法，包括扫描设计（Scan Design），内建自测试（Built-In Self-Test，BIST），测试点插入（Test Point Insertion），与 IEEE 1149.1标准兼容的边界扫描设计（Boundary Scan Design，BSD）等技术。
上传时间： 2021-10-15
上传用户：
兴起于上世纪80年代末，并于1990年被IEEE 标准协会接纳为IEEE1149.1标准的JTAG 技术，其产生的背景是对高密度集成电路板进行故障检测，现在已被广泛用于支持芯片测试、设备编程、混合信号测试和现场服务等领域。本文首先介绍了」TAG 接口的定义及其具体结构，对边界扫描的具体工作过程进行了分析，并列举了几种常用功能;在此基础上以M SP430 系列Flash 型单片机为对象探讨了如何实现对具有JTA G接口的Flash芯片的在线编程与调试，并给出了具体实例。
上传时间： 2021-10-29
上传用户：zhaiyawei
本文开发的上位机软件是在VS2010平台上基于MFC框架开发，并进行了以下几个方面的分析、设计与实现。首先对边界扫描原理进行了研究，如TAP端口、TAP控制器、指令寄存器和数据寄存器等。在对原理有一定的了解后，分析了三种边界扫描测试电路扩展方式和边界扫描测试的流程。同时也对网表文件和BSDL文件的格式进行了分析，为之后对这两种文件进行读取做好准备。接着对边界扫描测试系统的总体设计进行了分析，同时对上位机软件的需求进行了分析。需求分析是软件开发的重要环节，能对之后的软件具体开发工作起到事半功倍的作用。然后就是对上位机软件的具体设计和实现部分，本文把上位机软件主要分为4个模块：测试文件处理模块、测试矢量生成模块、USB通信模块和项目管理与界面设计模块。测试文件处理模块分为BSDL文件处理和网表文件处理，分别实现了对BSDL文件的通用性解析和对多种EDA软件导出网表文件的解析：测试矢量生成模块实现了对ID码指令、采样指令和外测试指令的测试矢量生成：USB通信模块利用Cypress（赛普拉斯）公司提供的CyAPI实现了USB通信类的编写，实现了与测试控制器的通信；项目管理与界面设计模块实现了工程文件的可移植性和友好的操作界面。最后通过对上位机软件、测试控制器和被测电路板进行联合调试，调试结果表明本文开发的上位机软件能够实现预期的需求，即ID码测试、动态显示管脚状态和设置管脚状态等功能。
上传时间： 2022-06-26
上传用户：
IEEE1149.1的产生1985年由IBM、AT&T、Texas Instruments、Philips Electronics NV、Siemens、Alcatel和Ericsson等公司成立的JETAG（Joint European Test Action Group）提出了边界扫描技术。1986年由于其它地区的一些公司的加入，JETAG改名为JTAG。1988年JTAG提出了标准的边界扫描体系结构，名称叫Boundary-Scan Architecture Standard Proposal，Version2.0，1990年IEEE正式承认了JTAG标准，经过补充和修订以后命名命名为IEEE1149.1-90。同年又提出了BSDL（Boundary Scan Description Lauguage，边界扫描描述语言）。后来成为IEEE1149.1-93标准的一部分。
标签： jtag
上传时间： 2022-07-06
上传用户：canderile
