搜索：输出频率 - 虫虫下载站

VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿

PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF

https://www.eeworm.com/dl/663/131276.html

下载: 199

查看: 1281

单片机开发  用C编写的信号发生器的单片机程序,主要功能是能够接收计算机串口发送的消息,然后根据发送过来的数据来修改信号发生器的输出频率和相位

用C编写的信号发生器的单片机程序,主要功能是能够接收计算机串口发送的消息,然后根据发送过来的数据来修改信号发生器的输出频率和相位

https://www.eeworm.com/dl/648/209444.html

下载: 108

查看: 1180

单片机开发  单片机演奏音乐程序,通过改变输出频率来改变声音

单片机演奏音乐程序,通过改变输出频率来改变声音

https://www.eeworm.com/dl/648/260728.html

下载: 88

查看: 1097

数学计算  fft输出频率值对应的频率

fft输出频率值对应的频率，比malab自带的fft功能好

https://www.eeworm.com/dl/641/288926.html

下载: 132

查看: 1046

其他  能够实现0~99的任意分频,并实现输出频率50％的占空比

能够实现0~99的任意分频,并实现输出频率50％的占空比

https://www.eeworm.com/dl/534/293614.html

下载: 39

查看: 1054

嵌入式/单片机编程  IO口蜂鸣器输出频率的采集

IO口蜂鸣器输出频率的采集，听到好听的可以抄下来，不用找蝌蚪了

https://www.eeworm.com/dl/647/355677.html

下载: 134

查看: 1053

嵌入式/单片机编程  使用Verilog语言编写的使用SPI总线设置频率LM2346,可通过设置其R寄存器对其输出频率进行设置（需相应的射频电路相配合）。

使用Verilog语言编写的使用SPI总线设置频率LM2346,可通过设置其R寄存器对其输出频率进行设置（需相应的射频电路相配合）。

https://www.eeworm.com/dl/647/424879.html

下载: 183

查看: 1046

单片机开发  AD9833是ADI公司生产的一款低功耗,可编程波形发生器,能够产生正弦波、三角波、方波输出。波形发生器广泛应用于各种测量、激励和时域响应领域,AD9833无需外接元件,输出频率和相位都可通过软件编程

AD9833是ADI公司生产的一款低功耗,可编程波形发生器,能够产生正弦波、三角波、方波输出。波形发生器广泛应用于各种测量、激励和时域响应领域,AD9833无需外接元件,输出频率和相位都可通过软件编程,易于调节,频率寄存器是28位的,主频时钟为... ...

https://www.eeworm.com/dl/648/460584.html

下载: 115

查看: 1113

单片机开发  AD9851:本程序实现了用51单片机串行控制AD9851的DDS芯片输出频率可变的正弦波信号.

AD9851:本程序实现了用51单片机串行控制AD9851的DDS芯片输出频率可变的正弦波信号.

https://www.eeworm.com/dl/648/463567.html

下载: 47

查看: 1062

VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定

PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF

https://www.eeworm.com/dl/663/469231.html

下载: 46

查看: 1099

搜索结果

按分类筛选