利用verilog硬件描述语言编写的8为并行输入的常crc校验模块。hdlc子模块 利用verilog硬件描述语言编写的8为并行输入的常crc校验模块。hdlc子模块 2016-05-10 33 输出模块