虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

输出数据

  • USB总线转接芯片CH341

    概述 CH341是一个USB总线的转接芯片,通过USB 总线提供异步串口、打印口、并口以及常用的 2线和4线等同步串行接口。 在异步串口方式下,CH341提供串口发送使能、串口接收就绪等交互式的速率控制信号以及常用的MODEM联络信号,用于将普通的串口设备直接升级到 USB 总线。 在打印口方式下,CH341提供了兼容USB相关规范和 Windows操作系统的标准 USB打印口,用于将普通的并口打印机直接升级到USB总线。 在并口方式下,CH341提供了EPP方式或MEM方式及 BUS扩展方式的 8位并行接口,用于在不需要单片机/DSP/MCU 的环境下,直接输入输出数据。 除此之外,CH341A 芯片还支持一些常用的同步串行接口,例如 2 线接口(SCL 线、SDA 线)和 4线接口(CS线、CLK线、DIN线、DOUT线)等。

    标签: USB 341 CH 总线

    上传时间: 2014-12-27

    上传用户:yanyangtian

  • 《微机原理及接口技术》《单片机原理及应用》实验指导书

    目录 第一章    伟福仿真系统说明第一节    伟福仿真系统的使用说明快速入门第一节 分析功能使用第二章 仿真系统构成概述第三章 板上仿真器使用方法第一节 键盘使用说明第二节  脱机仿真第四章  伟福系列实验说明第五章  实验项目软件实验一     存储器块清零软件实验二     二进制到BCD转换软件实验三     二进制到ASCII码转换软件实验四     内存块移动软件实验五     程序跳转表软件实验六     数据排序硬件实验一     P1口输入、输出实验硬件实验二    继电器控制实验硬件实验三    用74LS245读入数据硬件实验四    用74LS273输出数据硬件实验五    音频控制实验硬件实验六    8255输入、输出实验硬件实验七    计数器实验硬件实验八    外部中断实验硬件实验九    定时器实验硬件实验十   外部中断(急救车与交通灯)硬件实验十一  八段数码管显示硬件实验十二  键盘扫描显示实验硬件实验十三  单片机串行口通讯实验硬件实验十四  直流电机控制实验硬件实验十五  步进电机控制实验硬件实验十六  8253计数器实验硬件实验十七  8259外部中断实验硬件实验十八  8253定时器实验硬件实验十九  8251A串行通讯实验附录一       8086实验程序及说明附录二        MCS51实验程序及说明参考书目

    标签: 微机原理 单片机原理 实验指导书 接口技术

    上传时间: 2014-11-23

    上传用户:GHF

  • 微机灯光控制系统

    一、实验目的1.掌握定时/计数器、输入/输出接口电路设计方法。    2.掌握中断控制编程技术的方法和应用。3.掌握8086汇编语言程序设计方法。 二、实验内容与要求 微机灯光控制系统主要用于娱乐场所的彩灯控制。系统的彩灯共有12组,在实验时用12个发光二极管模拟。1. 基本要求:灯光控制共有8种模式,如12个灯依次点亮;12个灯同时闪烁等八种。系统可以通过键盘和显示屏的人机对话,将8种模式进行任意个数、任意次序的连接组合。系统不断重复执行输入的模式组合,直至键盘有任意一个键按下,退出灯光控制系统,返回DOS系统。2. 提高要求:音乐彩灯控制系统,根据音乐的变化控制彩灯的变化,主要有以下几种:第一种为音乐节奏控制彩灯,按音乐的节拍变换彩灯花样。第二种音律的强弱(信号幅度大小)控制彩灯。强音时,灯的亮度加大,且被点亮的数目增多。第三种按音调高低(信号频率高低)控制彩灯。低音时,某一部分灯点亮;高音时,另一部分点亮。 三、实验报告要求 1.设计目的和内容 2.总体设计 3.硬件设计:原理图(接线图)及简要说明 4.软件设计框图及程序清单5.设计结果和体会(包括遇到的问题及解决的方法) 四、设计原理我们以背景霓虹灯的一种显示效果为例,介绍控制霓虹灯显示的基本原理。设有一排 n 段水平排列的霓虹灯,某种显示方式为从左到右每0.2 秒逐个点亮。其控制过程如下: 若以“ 1 ”代表霓虹灯点亮,以“ 0 ”代表霓虹灯熄灭,则开始时刻, n 段霓虹灯的控制信号均为“ 0 ”,随后,控制器将一帧 n 个数据送至 n 段霓虹灯的控制端,其中,最左边的一段霓虹灯对应的控制数据为“ 1 ”,其余的数据均为零,即 1000 … 000 。当 n 个数据送完以后,控制器停止送数,保留这种状态(定时) 0.2 秒,此时,第 1 段霓虹灯被点亮,其余霓虹灯熄灭。随后,控制器又在极短的时间内将数据 1100 … 000 送至霓虹灯的控制端,并定时 0.2 秒,这段时间,前两段霓虹灯被点亮。由于送数据的过程很快,我们观测到的效果是第一段霓虹灯被点亮 0.2 秒后,第 2 段霓虹灯接着被点亮,即每隔 0.2 秒显示一帧图样。如此下去,最后控制器将数据 1111 … 111 送至 n 段霓虹灯的控制端,则 n 段霓虹灯被全部点亮。 只要改变送至每段霓虹灯的数据,即可改变霓虹灯的显示方式,显然,我们可以通过合理地组合数据(编程)来得到霓虹灯的不同显示方式。 五、总体方案论证分析系统设计思路如下:1) 采集8位开关输入信号,若输入数据为0时,将其修改为1。确定输入的硬件接口电路。采样输入开关量,并存入NUM的软件程序段。2) 以12个灯依次点亮为例(即灯光控制模式M1),考虑与其相应的灯光显示代码数据。确定显示代码数据输出的接口电路。输出一个同期显示代码的软件程序段(暂不考虑时隙的延时要求)。3) 应用定时中断服务和NUM数据,实现t=N×50ms的方法。4) 实现某一种模式灯光显示控制中12个时隙一个周期,共重复四次的控制方法。要求在初始化时采样开关输入数据NUM,并以此控制每一时隙的延时时间;在每一时隙结束时,检查有无键按下,若是退出键按下,则结束灯光控制,返回DOS系统,若是其他键就返回主菜单,重新输入控制模式数据。5) 通过人机对话,输入8种灯光显示控制模式的任意个数、任意次序连接组合的控制模式数据串(以ENTER键结尾)。对输入的数据进行检查,若数据都在1 - 8之间,则存入INBUF;若有错误,则通过屏幕显示输入错误,准备重新输入灯光显示控制模式数据。6) 依次读取INBUF中的控制模式数据进行不同模式的灯光显示控制,在没有任意键按下的情况下,系统从第一个控制模式数据开始,顺序工作到最后一个控制模式数据后,又返回到第一个控制模式数据,不断重复循环进行灯光显示控制。7) 本系统的软件在总体上有两部份,即主程序(MAIN)和实时中断服务程序(INTT)。讨论以功能明确、相互界面分割清晰的软件程序模块化设计方法。即确定有关功能模块,并画出以功能模块表示的主程序(MAIN)流程框图和定时中断服务程序的流程框图。    六、硬件电路设计   以微机实验平台和PC机资源为硬件设计的基础,不需要外加电路。主要利用了以下的资源:1.8255并行口电路8255并行口电路主要负责数据的输入与输出,可以输出数据控制发光二极管的亮灭和读取乒乓开关的数据。实验时可以将8255的A口、B口和一组发光二极管相连,C口和乒乓开关相连。2.8253定时/计数器8253定时/计数器和8259中断控制器一起实现时隙定时。本设计的定时就是采用的t=N×50ms的方法,50ms由8253定时/计数器的计数器0控制定时,N是在中断服务程序中软件计时。8253的OUT0接到IRQ2,产生中断请求信号。8253定时/计数器定时结束会发出中断信号,进入中断服务程序。3.PC机资源本设计除了利用PC机作为控制器之外,还利用了PC机的键盘和显示器。键盘主要是输入控制模式数据,显示器就是显示提示信息。   七、软件设计   软件主要分为主程序(MAIN)和中断服务程序(INTT),主程序包含系统初始化、读取乒乓开关、读取控制模式数据以及按键处理等模块。中断服务程序主要是定时时间到后根据控制模式数据点亮相应的发光二极管。1.主程序主程序的程序流程图如图1所示。

    标签: 微机 灯光控制

    上传时间: 2014-04-05

    上传用户:q986086481

  • 存储器技术.doc

    存储器技术.doc 计算机的主存储器(Main Memory),又称为内部存储器,简称为内存。内存实质上是一组或多组具备数据输入输出和数据存储功能的集成电路。内存的主要作用是用来存放计算机系统执行时所需要的数据,存放各种输入、输出数据和中间计算结果,以及与外部存储器交换信息时作为缓冲用。由于CPU只能直接处理内存中的数据 ,所以内存是计算机系统中不可缺少的部件。内存的品质直接关系到计算机系统的速度、稳定性和兼容性。 4.1 存储器类型计算机内部存储器有两种类型,一种称为只读存储器ROM(Read Only Memiry),另一种称为随机存储器RAM(Random Access Memiry)。 4.1.1 只读存储器只读存储器ROM主要用于存放计算机固化的控制程序,如主板的BIOS程序、显卡BIOS控制程序、硬盘控制程序等。ROM的典型特点是:一旦将数据写入ROM中后,即使在断电的情况下也能够永久的保存数据。从使用上讲,一般用户能从ROM中读取数据,而不能改写其中的数据。但现在为了做一日和尚撞一天钟于软件或硬件程序升级,普通用户使用所谓的闪存(Flash Memiry)也可以有条件地改变ROM中的数据。有关只读存储器ROM的内容将在第11章中介绍,本章主要介绍随机存储器。4.1.2 随机存取存储器随机存取存储器RAM的最大特点是计算机可以随时改变RAM中的数据,并且一旦断电,TAM中数据就会立即丢失,也就是说,RAM中的数据在断电后是不能保留的。从用于制造随机存取存储器的材料上看,RAM又可分为静态随机存储器SRAM(Static RAM)和动态随机存储器DRAM(Dymamic RAM)两种。1. 动态随机存储器在DRAM中数据是以电荷的形式存储在电容上的,充电后电容上的电压被认为是逻辑上的“1”,而放电后的电容上的电压被认为是逻辑上的“0”认。为了减少存储器的引脚数,就反存储器芯片的每个基本单元按行、列矩阵形式连接起来,使每个存储单元位于行、列的交叉点。这样每个存储单元的地址做一日和尚撞一天钟可以用位数较少的行地址和列地址两个部分表示,在对每个单元进行读写操作时,就可以采用分行、列寻址方式写入或读出相应的数据,如图4-1所示。  由于电容充电后,电容会缓慢放电,电容 上的电荷会逐渐

    标签: 存储器

    上传时间: 2014-01-10

    上传用户:18752787361

  • 基于CPLD的QDPSK调制解调电路设计

    为了在CDMA系统中更好地应用QDPSK数字调制方式,在分析四相相对移相(QDPSK)信号调制解调原理的基础上,设计了一种QDPSK调制解调电路,它包括串并转换、差分编码、四相载波产生和选相、相干解调、差分译码和并串转换电路。在MAX+PLUSⅡ软件平台上,进行了编译和波形仿真。综合后下载到复杂可编程逻辑器件EPM7128SLC84-15中,测试结果表明,调制电路能正确选相,解调电路输出数据与QDPSK调制输入数据完全一致,达到了预期的设计要求。 Abstract:  In order to realize the better application of digital modulation mode QDPSK in the CDMA system, a sort of QDPSK modulation-demodulation circuit was designed based on the analysis of QDPSK signal modulation-demodulation principles. It included serial/parallel conversion circuit, differential encoding circuit, four-phase carrier wave produced and phase chosen circuit, coherent demodulation circuit, difference decoding circuit and parallel/serial conversion circuit. And it was compiled and simulated on the MAX+PLUSⅡ software platform,and downloaded into the CPLD of EPM7128SLC84-15.The test result shows that the modulation circuit can exactly choose the phase,and the output data of the demodulator circuit is the same as the input data of the QDPSK modulate. The circuit achieves the prospective requirement of the design.

    标签: QDPSK CPLD 调制解调 电路设计

    上传时间: 2014-01-13

    上传用户:qoovoop

  • FPGA在信息处理机中的应用

    信息处理机(图1)用于完成导弹上多路遥测信息的采集、处理、组包发送。主要功能包括高速1553B总线的数据收发、422接口设备的数据加载与检测、多路数据融合和数据接收、处理、组包发送的功能。其中,总线数据和其他422接口送来的数据同时进行并行处理;各路输入信息按预定格式进行融合与输出;数据输出速率以高速同步422口的帧同步脉冲为源,如果高速同步422口异常不影响总线数据和其它422口的数据融合与输出功能。在CPU发生异常或总线数据异常时不影响其它422口数据的融合与输出功能;能够对从总线上接收的数据进行二次筛选、组包,并发送往总线,供其它设备接收。

    标签: FPGA 信息处理 中的应用

    上传时间: 2013-11-22

    上传用户:suicone

  • 基于改进BP神经网络的牵引变流器故障诊断

    在变流器故障诊断系统中,通过MATLAB对牵引变流器建立故障仿真模型,提取故障特征,对输入输出数据进行标幺化和模糊化的处理,并基于改进的动量BP神经网络算法,完成对变流器开关管开路的诊断,误差满足要求范围,结果表明:该算法收敛迅速,能避免陷入局部极值,而且准确率很高,是一种快速有效的方法。

    标签: BP神经网络 牵引变流器 故障诊断

    上传时间: 2013-11-09

    上传用户:familiarsmile

  • ADXL346_3轴、±2 g±4 g±8 g±16 g超低功耗数字加速度计

    ADXL346是一款小而薄的超低功耗3轴加速度计,分辨率高(13位),测量范围达±16 g。数字输出数据为16位二进制补码格式,可通过SPI(3线或4线)或I2C®数字接口访问。

    标签: ADXL 346 超低功耗 数字加速度计

    上传时间: 2013-11-15

    上传用户:二十八号

  • ADI公司MEMS加速度计ADXL345简介与例程

    ADXL345是ADI公司生产的一款超低功耗3轴加速度计,广泛应用于手机、医疗仪器、游戏和定点设备、工业仪器仪表及个人导航设备领域,他的分 辨率高达13位,测量范围达± 16g。数字输出数据为16位二进制补码格式,可通过SPI(3线或4线)或I2C数字接口访问。ADXL345非常适合移动设备应用。它可以在倾斜检测 应用中测量静态重力加速度,还可以测量运动或冲击导致的动态加速度。其高分辨率(3.9mg/LSB),能够测量不到1.0°的倾斜角度变化。该器件提供 多种特殊检测功能。活动和非活动检测功能通过比较任意轴上的加速度与用户设置的阈值来检测有无运动发生。敲击检测功能可以检测任意方向的单振和双振动作。 自由落体检测功能可以检测器件是否正在掉落。这些功能可以独立映射到两个中断输出引脚中的一个。正在申请专利的集成式存储器管理系统采用一个32级先进先 出(FIFO)缓冲器,可用于存储数据,从而将主机处理器负荷降至最低,并降低整体系统功耗。低功耗模式支持基于运动的智能电源管理,从而以极低的功耗进 行阈值感测和运动加速度测量。

    标签: MEMS ADXL ADI 345

    上传时间: 2013-11-07

    上传用户:moerwang

  • 基于CPLD的QDPSK调制解调电路设计

    为了在CDMA系统中更好地应用QDPSK数字调制方式,在分析四相相对移相(QDPSK)信号调制解调原理的基础上,设计了一种QDPSK调制解调电路,它包括串并转换、差分编码、四相载波产生和选相、相干解调、差分译码和并串转换电路。在MAX+PLUSⅡ软件平台上,进行了编译和波形仿真。综合后下载到复杂可编程逻辑器件EPM7128SLC84-15中,测试结果表明,调制电路能正确选相,解调电路输出数据与QDPSK调制输入数据完全一致,达到了预期的设计要求。 Abstract:  In order to realize the better application of digital modulation mode QDPSK in the CDMA system, a sort of QDPSK modulation-demodulation circuit was designed based on the analysis of QDPSK signal modulation-demodulation principles. It included serial/parallel conversion circuit, differential encoding circuit, four-phase carrier wave produced and phase chosen circuit, coherent demodulation circuit, difference decoding circuit and parallel/serial conversion circuit. And it was compiled and simulated on the MAX+PLUSⅡ software platform,and downloaded into the CPLD of EPM7128SLC84-15.The test result shows that the modulation circuit can exactly choose the phase,and the output data of the demodulator circuit is the same as the input data of the QDPSK modulate. The circuit achieves the prospective requirement of the design.

    标签: QDPSK CPLD 调制解调 电路设计

    上传时间: 2013-10-28

    上传用户:jyycc