搜索结果

找到约 30,688 项符合 输出数据 的查询结果

按分类筛选

显示更多分类

教程资料 FPGA输出数据的时频域分析GUI界面

FPGA输出数据的时频域分析GUI界面,\r\n可观察信号的时域频域波形,星座图眼图等特性
https://www.eeworm.com/dl/fpga/doc/18384.html
下载: 97
查看: 1057

其他 从GPS输出数据中分离出经纬度

从GPS输出数据中分离出经纬度,日期,时间,速度等有效信息。
https://www.eeworm.com/dl/534/131426.html
下载: 41
查看: 1035

matlab例程 用得到的已知输入输出数据

用得到的已知输入输出数据,通过编好的渐消记忆增广最小二乘辨识软件辨识已知系统的阶次与估计其参数,验证所编软件的正确性
https://www.eeworm.com/dl/665/145492.html
下载: 175
查看: 1018

DSP编程 EBF533开发板上对各端口输入输出数据进行处理的实用程序

EBF533开发板上对各端口输入输出数据进行处理的实用程序,包括硬盘、CMOS、视频、以太网等接口。
https://www.eeworm.com/dl/516/170406.html
下载: 123
查看: 1045

VHDL/FPGA/Verilog 实光电码盘的输出数据的四倍频

实光电码盘的输出数据的四倍频,使码盘输出精度提高四倍。
https://www.eeworm.com/dl/663/180756.html
下载: 85
查看: 1067

单片机开发 基于ADS1.2环境下 对ARM单片机的编程 实现功能是数据的PC机键盘或扫描枪输入,掉电存储,液晶显示或打印机输出数据

基于ADS1.2环境下 对ARM单片机的编程 实现功能是数据的PC机键盘或扫描枪输入,掉电存储,液晶显示或打印机输出数据
https://www.eeworm.com/dl/648/203020.html
下载: 75
查看: 1105

VHDL/FPGA/Verilog 运用always 块设计一个八路数据选择器。要求:每路输入数据与输出数据均为4 位2进制数

运用always 块设计一个八路数据选择器。要求:每路输入数据与输出数据均为4 位2进制数,当选择开关(至少3 位)或输入数据发生变化时,输出数据也相应地变
https://www.eeworm.com/dl/663/218592.html
下载: 106
查看: 2494

DSP编程 利用LF2407的SPI口循环往复的输出数据

利用LF2407的SPI口循环往复的输出数据
https://www.eeworm.com/dl/516/240677.html
下载: 194
查看: 1038

matlab例程 FPGA输出数据的时频域分析GUI界面

FPGA输出数据的时频域分析GUI界面, 可观察信号的时域频域波形,星座图眼图等特性
https://www.eeworm.com/dl/665/251408.html
下载: 68
查看: 1067

其他行业 输出数据到segy文件中

输出数据到segy文件中,
https://www.eeworm.com/dl/668/288213.html
下载: 94
查看: 1020