IP软核通常是用HDL文本形式提交给用户,它经过RTL级设计优化和功能验证,但其中不含有任何具体的物理信息。据此,用户可以综合出正确的门电路级设计网表,并可以进行后续的结构设计,具有很大的灵活性,借助于EDA综合工具可以很容易地与其他外部逻辑电路合成一体,根据各种不同半导体工艺,设计成具有不同性能的器件。软IP内核也称为虚拟组件(VC-VirtualComponent)。
是个I2C软核,使用verilog和vhdl实现的,含有testbench。...
📅
👤 ma1301115706
用SOPC 做软核实现LED显示,对初学FPGA SOPC 的朋友适用。...
📅
👤 LIKE
基于alterafpga的niosii软核的源程序和好调试过的...
📅
基于Nios_II软核处理器的通信信号源SOPC设计,很有用的资料....
📅
👤 a3318966
开源软核处理器OpenRisc的SOPC设计...
📅
👤 330402686