跨时钟
共 35 篇文章
跨时钟 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 35 篇文章，持续更新中。
AN-1064了解AD9548的输入基准监控器
<p>
</p>
<div>
如AD9548数据手册所述，AD9548的输入端最多可支持八个独立参考时钟信号。八路输入各有一个专用参考监控器，判断输入参考信号的周期是否满足用户要求。图1是参考监控器和必要支持元件的框图。参考监控器测量输入参考信号的周期，并声明信号是过慢还是过快，即表示参考信号有误。该信息保存在参考状态寄存器内(各参考监控器具有用户可读取的专用状态寄存器)。虽然参考
x电容和y电容介绍
X电容是指跨于L-N之间的电容器， Y电容是指跨于L-G/N-G之间的电容器。(L=Line, N=Neutral, G=Ground).
时钟抖动和相位噪声对采样系统的影响
如果明智地选择时钟，一份简单的抖动规范几乎是不够的。而重要的是，你要知道时钟噪声的带宽和频谱形状，才能在采样过程中适当地将它们考虑进去。很多系统设计师对数据转换器时钟的相位噪声和抖动要求规定得不够高，几皮秒的时钟抖动很快就转换成信号路径上的数分贝损耗。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/177094-12050Q52953630
ADC的九个关键指标
<p>
</p>
<p>
模拟转换器性能不只依赖分辨率规格</p>
<p>
大量的模数转换器(ADC)使人们难以选择最适合某种特定应用的ADC器件。工程师们选择ADC时，通常只注重位数、信噪比(SNR)、谐波性能，但是其它规格也同样重要。本文将介绍ADC器件最易受到忽视的九项规格，并说明它们是如何影响ADC性能的。</p>
<p>
1. SNR比分辨率更为重要。</
5 Gsps高速数据采集系统的设计与实现
<p>
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">以某高速实时频谱仪为应用背景，论述了5 Gsps采样率的高速数据采集系统的构成和设计要点，着重分析了采集系统的关键部分高速ADC（analog to digital，模数转换器）的设计、系统采样时钟设计、模数
MT-019 DAC接口基本原理
本教程概述与内置基准电压源、模拟输出、数字输入和时钟驱动器的DAC接口电路相关的 一些重要问题。由于ADC也需要基准电压源和时钟，因此本教程中与这些主题相关的大多 数概念同样适用于ADC。
时钟分相技术应用
<p>
摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。<br />
关键词: 时钟分相技术; 应用<br />
中图分类号: TN 79 文献标识码:A 文章编号: 025820934 (2000) 0620437203<br />
时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的<br />
性能。尤其现代电子系统对性
多制式数字视频信号转换电路的开发实践
<p>
</p>
<div>
介绍了多制式数字视频信号转换电路的实验设计。其主要功能是对模拟视频信号进行解码和数字化，并作隔行／逐行转换、尺度变换、帧频转换等处理，同时为PDP整机提供行、场同步信号以及消隐和时钟信号等。
高精度I2C实时时钟的设计
<div>
Abstract: This application note presents an overview of the operational characteristics of accurate I²C real-time clocks (RTCs),including the DS3231, DS3231M, and DS3232. It focuses on gen
一种改进的基于时间戳的空间音视频同步方法
<span id="LbZY">空间多媒体通信过程中存在的不可预测的分组数据丢失、乱序，可变的链路传输及处理时延抖动以及收发端时钟不同步与漂移等问题，这可能导致接收端在对音视频数据进行显示播放时产生音视频不同步现象。为了解决此问题，提出了一种改进的基于时间戳的空间音视频同步方法，该方法采用一种相对时间戳映射模型，结合接收端同步检测和缓冲设计，能够在无需全网时钟和反馈通道的情况下，实现空间通信中的音
时钟抖动时域分析(下)
时钟抖动时域分析(下):<br />
<img alt="" src="http://dl.eeworm.com/ele/img/177094-12050Q52P2264.jpg" /><br />
3GHz射频信号源模块GR6710
产品概要： 3GHz射频信号源模块GR6710是软件程控的虚拟仪器模块，可以通过测控软件产生9kHz到3GHz的射频信号源和AM/FM/CW调制输出，具有CPCI、PXI、SPI、RS232、RS485和自定义IO接口。 产品描述： 3GHz射频信号源模块GR6710是软件程控的虚拟仪器模块，可以通过测控软件产生9kHz到3GHz的射频信号源和AM/FM/CW调制输出，还可以通过IQ选件实现其它任
高等模拟集成电路
近年来，随着集成电路工艺技术的进步，电子系统的构成发生了两个重要的变化： 一个是数字信号处理和数字电路成为系统的核心，一个是整个电子系统可以集成在一个芯片上（称为片上系统)。这些变化改变了模拟电路在电子系统中的作用，并且影响着模拟集成电路的发展。 数字电路不仅具有远远超过模拟电路的集成规模，而且具有可编程、灵活、易于附加功能、设计周期短、对噪声和制造工艺误差的抗扰性强等优点，因而大多数复杂系统以数
SIMATIC WinCC V6.0 SP3 实现工厂智能的
<P>SIMATIC WinCC V6.0 SP3 增加了一些重要的系统功能，可通过工厂智能选<BR>件，实现过程可视化和过程优化：<BR>l 数据评估功能实现在线分析<BR>- 分析过程值归档的统计函数<BR>- 曲线线条宽度、工具提示以及对数形式表示都可自由组态<BR>- 消息顺序列表可以按栏标题<BR>进行分类<BR>l WinCC/Web Navigator V6.1<BR>- 基本过程控
任意波发生器的研究与设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px; ">在任意波形发生器设计中，DDS技术具有成本低、功耗小、分辨率高和切换时间快等优点，但波形形状任意可编辑性较差；软件无线电技术可产生任意复杂波形，但切换时
一种带振幅调节的晶体振荡器
<span id="LbZY">设计了一种带振幅控制的晶体振荡器，用于32 768 Hz的实时时钟。振幅调节环采用源接地振荡器形式来得到高的频率稳定性和低的功耗。使用MOS管电阻有效的减小了版图面积。电路在0.35 μm、5 V CMOS工艺上实现，仿真和测试结果都能满足设计要求。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/31-
16位高速模数转换模块的设计及其动态性能测试
本文结合研究所科研项目需要，基于16 位高速ADC 芯片LTC2204，设计了一种满足课题要求的高速度高性能的16 位模数转换板卡方案。该方案中的输入电路和时钟电路采用差分结构，输出电路采用锁存器隔离结构，电源电路采用了较好的去耦措施，并且注重了板卡接地设计，使其具有抗噪声干扰能力强、动态性能好、易实现的特点。<br />
<img alt="" src="http://dl.eeworm.com
多时钟域的异步信号的参考解决
多时钟域的异步信号的参考解决
使用时钟PLL的源同步系统时序分析
使用时钟PLL的源同步系统时序分析<BR>一）回顾源同步时序计算<BR>Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup Time<BR>Hold Margin = Min Data Etch Delay – Max Clock Etch Delay + Min Delay Skew
高增益低功耗恒跨导轨到轨CMOS运放设计
<span id="LbZY">基于CSMC的0.5 μmCMOS工艺，设计了一个高增益、低功耗、恒跨导轨到轨CMOS运算放大器，采用最大电流选择电路作为输入级，AB类结构作为输出级。通过cadence仿真，其输入输出均能达到轨到轨，整个电路工作在3 V电源电压下，静态功耗仅为0.206 mW，驱动10pF的容性负载时，增益高达100.4 dB，单位增益带宽约为4.2 MHz，相位裕度为63