Hyperlynx仿真应用:阻抗匹配.下面以一个电路设计为例，简单介绍一下PCB仿真软件在设计中的使用。下面是一个DSP硬件电路部分元件位置关系(原理图和PCB使用PROTEL99SE设计)，其中DRAM作为DSP的扩展Memory(64位宽度，低8bit还经过3245接到FLASH和其它芯片)，DRAM时钟频率133M。因为频率较高，设计过程中我们需要考虑DRAM的数据、地址和控制线是否需加串阻。下面，我们以数据线D0仿真为例看是否需要加串阻。模型建立首先需要在元件公司网站下载各器件IBIS模型。然后打开Hyperlynx,新建LineSim File(线路仿真—主要用于PCB前仿真验证)新建好的线路仿真文件里可以看到一些虚线勾出的传输线、芯片脚、始端串阻和上下拉终端匹配电阻等。下面，我们开始导入主芯片DSP的数据线D0脚模型。左键点芯片管脚处的标志，出现未知管脚，然后再按下图的红线所示线路选取芯片IBIS模型中的对应管脚。 3http://bbs.elecfans.com/ 电子技术论坛 http://www.elecfans.com 电子发烧友点OK后退到“ASSIGN Models”界面。选管脚为“Output”类型。这样，一样管脚的配置就完成了。同样将DRAM的数据线对应管脚和3245的对应管脚IBIS模型加上(DSP输出，3245高阻，DRAM输入)。下面我们开始建立传输线模型。左键点DSP芯片脚相连的传输线，增添传输线，然后右键编辑属性。因为我们使用四层板，在表层走线，所以要选用“Microstrip”，然后点“Value”进行属性编辑。这里，我们要编辑一些PCB的属性，布线长度、宽度和层间距等，属性编辑界面如下：再将其它传输线也添加上。这就是没有加阻抗匹配的仿真模型(PCB最远直线间距1.4inch，对线长为1.7inch)。现在模型就建立好了。仿真及分析下面我们就要为各点加示波器探头了，按照下图红线所示路径为各测试点增加探头：为发现更多的信息，我们使用眼图观察。因为时钟是133M，数据单沿采样，数据翻转最高频率为66.7M，对应位宽为7.58ns。所以设置参数如下：之后按照芯片手册制作眼图模板。因为我们最关心的是接收端(DRAM)信号，所以模板也按照DRAM芯片HY57V283220手册的输入需求设计。芯片手册中要求输入高电平VIH高于2.0V，输入低电平VIL低于0.8V。DRAM芯片的一个NOTE里指出，芯片可以承受最高5.6V，最低-2.0V信号(不长于3ns)：按下边红线路径配置眼图模板：低8位数据线没有串阻可以满足设计要求，而其他的56位都是一对一，经过仿真没有串阻也能通过。于是数据线不加串阻可以满足设计要求，但有一点需注意，就是写数据时因为存在回冲，DRAM接收高电平在位中间会回冲到2V。因此会导致电平判决裕量较小，抗干扰能力差一些，如果调试过程中发现写RAM会出错，还需要改版加串阻。
上传时间： 2013-12-17
上传用户：debuchangshi
╭════════════════╮ ║ 中国电子发烧友下载说明 ║ ╭══════┤ ├══════╮ ║ ║ http://WWW.elecfans.COM ║ ║ ║ ╰════════════════╯ ║ ║ ╭═══════════════════════╮ ║ ╰══┤ 解压密码:www.elecfans.com ├═══╯╭════╯ ═════════════════════ ╰═════╮║ ║║ 您下载的该文件来自电子发烧友下载中心(www.elecfans.com) ║║ ║║ 使用前请您先阅读以下条款，否则请勿使用本站提供的文件！ ║║ 1) 本站不保证所提供软件或书籍的完整性和安全性。 ║║ 2) 请在使用前查毒 (这也是您使用其它网络资源所必须注意的) 。 ║║ 3) 由本站提供的软件或书籍对您计算机造成严重后果的本站概不负责。 ║║ 4) 转载本站提供的资源请勿删除本说明文件。 ║║ 5) 本站提供的软件或书籍均为网上搜集，仅学习使用，严禁用于商业用途 ║║ 如果该软件或书籍涉及或侵害到您的版权请立即写信通知我们。 ║║ 6) 本站默认的解压密码为www.elecfans.com ║║ ║║ 有任何问题可到技术论坛(bbs.jfsky.com)，在那里您可以得到更多 ║║ 的技术支持！ ║║ ║║ 联系管理员: dplion@126.com ║║ 电子发烧友网，电子工程师的学习乐园！！！ ║║ 再次感谢您对本站的支持！ ║║ ║║ ║ ╰══════════════════════════════════╯ ║ http://www.elecfans.com ║ ║ ╭───────────────────────╮ ║ ╰══┤ ================================ ├══╯ ╰───────────────────────╯ 本公司系统列网站： http://www.jfsky.com 飓风软件园( 各类经典软件） http://www.qqfl.com QQ风浪 (QQ表情尽在其中) http://www.hotym.com 晨风源码 (程序代码尽情下载) http://www.21down.cn 世纪软件下载 (绿色软件下载园地) 欢迎您的光临，您的满意是我们永恒的追求！
上传时间： 2013-10-23
上传用户：彭玖华
Q01、如何使一条走线至两个不同位置零件的距离相同? 您可先在Design/Rule/High Speed/Matched Net Lengths的规则中来新增规则设定,最 后再用Tools/EqualizeNet Lengths 来等长化即可。 Q02、在SCHLIB中造一零件其PIN的属性，如何决定是Passive, Input, I/O, Hi- Z,Power,…..？在HELP中能找到说明吗？市面有关 SIM？PLD？的书吗？或贵公司有讲义？ 你可在零件库自制零件时点选零件Pin脚,并在Electrical Type里,可以自行设定PIN的 属性,您可参考台科大的Protel sch 99se 里 面有介绍关于SIM的内容。 Q03、请问各位业界前辈,如何能顺利读取pcad8.6版的线路图,烦请告知 Protel 99SE只能读取P-CAD 2000的ASCII档案格式,所以你必须先将P-CAD8.6版的格式 转为P-CAD 2000的档案格式,才能让Protel读取。
标签： Protel
上传时间： 2013-11-07
上传用户：tangsiyun
研究了MPC8379E处理器的相关资料和DDR2的特性，以及它们之间PCB布线的规则和仿真设计。由于MPC8379E和DDR2都具有相当高的工作频率，所以他们之间的走线必须满足高速PCB布线规则，还要结合实际系统中的层叠、阻抗等，采取特殊布线方法。本文使用EDA工具Cadence仿真设计了DDR2拓扑结构和信号完整性。
上传时间： 2013-11-15
上传用户：baitouyu
CL2005程序，驱动板走线，说明书，工程手册
上传时间： 2013-11-11
上传用户：xiaodu1124
因为PCIE 3.0信号的速率可以达到8Gb/s，而且链路通道走线也可能会很长，这可能会导致高速信号衰减过大，在接收端无法得到张开的眼图。因此在PCIE 3.0的Tx和Rx端均使用了均衡设置，以补偿长链路时高速信号的衰减。
上传时间： 2013-10-27
上传用户：894448095
高速PCB设计指南之（一~八 ）目录 一、 1、PCB布线 2、PCB布局 3、高速PCB设计 二、 1、高密度（HD）电路设计 2、抗干扰技术 3、PCB的可靠性设计 4、电磁兼容性和PCB设计约束 三、 1、改进电路设计规程提高可测性 2、混合信号PCB的分区设计 3、蛇形走线的作用 4、确保信号完整性的电路板设计准则 四、 1、印制电路板的可靠性设计 五、 1、DSP系统的降噪技术 2、POWERPCB在PCB设计中的应用技术 3、PCB互连设计过程中最大程度降低RF效应的基本方法 六、 1、混合信号电路板的设计准则 2、分区设计 3、RF产品设计过程中降低信号耦合的PCB布线技巧 七、 1、PCB的基本概念 2、避免混合讯号系统的设计陷阱 3、信号隔离技术 4、高速数字系统的串音控制 八、 1、掌握IC封装的特性以达到最佳EMI抑制性能 2、实现PCB高效自动布线的设计技巧和要点 3、布局布线技术的发展
上传时间： 2016-04-08
上传用户：woshini123456
该软件能很好地实现数控机床上的G00，G01，G02，G03指令（其中G02，G03画圆弧插补指令里的I，J是表示圆弧起点相对于圆心的矢量，即矢量方向为圆心指向起点），除此之外，该软件能控制X380卡驱动步进电机按仿真图轨迹走线，效果理想。
上传时间： 2014-01-11
上传用户：hewenzhi
针对实际布线中可能遇到的一些情况，分析其合理性，并给出一些比较优化的走线策略。主要从直角走线，差分走线，蛇形线等三个方面来阐述
标签： 布线
上传时间： 2016-05-04
上传用户：qoovoop
PCB设计指导参考及帮助资料，提供PCB的元器件的布局走线等问题
上传时间： 2016-09-28
上传用户：佳期如梦
