虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

资源分配

  • 基于FPGA的TS流复用器及其接口的设计与实现.rar

    在数字电视系统中,MPEG-2编码复用器是系统传输的核心环节,所有的节目、数据以及各种增值服务都是通过复用打包成传输流传输出去。目前,只有少数公司掌握复用器的核心算法技术,能够采用MPEG-2可变码率统计复用方法提高带宽利用率,保证高质量图像传输。由于目前正处广播电视全面向数字化过渡期间,市场潜力巨大,因此对复用器的研究开发非常重要。本文针对复用器及其接口技术进行研究并设计出成形产品。 文中首先对MPEG-2标准及NIOS Ⅱ软核进行分析。重点研究了复用器中的部分关键技术:PSI信息提取及重构算法、PID映射方法、PCR校正及CRC校验算法,给出了实现方法,并通过了硬件验证。然后对复用器中主要用到的AsI接口和DS3接口进行了分析与研究,给出了设计方法,并通过了硬件验证。 本文的主要工作如下: ●首先对复用器整体功能进行详细分析,并划分软硬件各自需要完成的功能。给出复用器的整体方案以及ASI接口和DS3接口设计方案。 ●在FPGA上采用c语言实现了PSI信息提取与重构算法。 ●给出了实现快速的PID映射方法,并根据FPGA特点给出一种新的PID映射方法,减少了逻辑资源的使用,提高了稳定性。 ●采用Verilog设计了SI信息提取与重构的硬件平台,并用c语言实现了SDT表的提取与重构算法,在FPGA中成功实现了动态分配内存空间。 ●在FPGA上实现了.ASI接口,主要分析了位同步的实现过程,实现了一种新的快速实现字节同步的设计。 ●在FPGA上实现了DS3接口,提出并实现了一种兼容式DS3接口设计。并对帧同步设计进行改进。 ●完成部分PCB版图设计,并进行调试监测。 本复用器设计最大特点是将软件设计和硬件设计进行合理划分,硬件平台及接口采用Verilog语言实现,PSI信息算法主要采用c语言实现。这种软硬件的划分使系统设计更加灵活,且软件设计与硬件设计可同时进行,极大的提高了工作效率。 整个项目设计采用verilog和c两种语言完成,采用Altera公司的FPGA芯片EP1C20,在Quartus和NIOS IDE两种设计平台下设计实现。根据此方案已经开发出两台带有ASI和DS3接口的数字电视TS流复用器,经测试达到了预期的性能和技术指标。

    标签: FPGA TS流 复用器

    上传时间: 2013-08-03

    上传用户:gdgzhym

  • 基于FPGA的PCI接口运动控制卡的研究.rar

    运动控制技术是机电一体化的核心部分,提高运动控制技术水平对于提高我国的机电一体化技术具有至关重要的作用。运动控制技术的发展是制造自动化前进的旋律,是推动新的产业革命的关键技术。对于数控系统来说,最重要的是控制各个电机轴的运动,这是运动控制器接收并依照数控装置的指令来控制各个电机轴运动从而实现数控加工的,数据加工中的定位控制精度、速度调节的性能等重要指标都与运动控制器直接相关。目前对数控系统的研究都集中在插入PC的NC控制器的研究上,而其核心部分就是对步进、伺服电机进行控制的运动控制卡的研究。对PC-NC来说,运动控制卡的性能很大程度上决定了整个数控系统的性能,而微电子和数字信号处理技术的发展及其应用,使运动控制卡的性能得到了不断改进,集成度和可靠性大大提高。 本课题通过对运动控制技术的深入研究,并针对国内运动控制技术的研究起步较晚的现状,结合当前运动控制领域的具体需要,紧跟当前运动控制技术研究的发展趋势,吸收了数控技术和相关运动控制技术的最新成果,提出了基于PCI和FPGA的方案,研制了一款比较新颖的、功能强大的、具有很大柔性的四轴多功能运动控制卡。 本课题的具体研究主要有以下几方面: 首先,通过对运动控制卡及运动控制系统等行业现状的全面调研,和对运动控制技术的深入学习,在比较了几种常用的运动控制方案的基础上,提出了基于FPGA的运动控制设计方案,并规划了板卡的总体设计。 其次,根据总体设计,规划了板卡的结构,详细划分并实现了FPGA各部分的功能;利用光电隔离原理设计了数字输入/输出电路。 再次,利用FPGA的资源实现了PCI从设备接口,达到跟控制卡通信的目的,针对运动控制中的一些具体问题,如运动平稳性、实时控制以及多轴联动等,在FPGA上设计了四轴运动控制电路,定义了各个寄存器的具体功能,设计了功能齐全的加/减速控制电路、变频分配电路、倍频分频电路和三个功能各异的计数器电路等,自动降速点运动、A/B相编码器倍频计数电路等特殊功能。最后,进行了本运动控制卡的测试,从测试和应用结果来看,该卡达到预期的要求。

    标签: FPGA PCI 接口

    上传时间: 2013-07-27

    上传用户:zgu489

  • 基于FPGA组的ASIC逻辑验证技术研究

    随着ASIC设计规模的增长,功能验证已成为整个开发周期的瓶颈。传统的基于软件模拟和硬件仿真的逻辑验证方法已难以满足应用的要求,基于FPGA组的原型验证方法能有效缩短系统的开发周期,可提供更快更全面的验证。由于FPGA芯片容量的增加跟不上ASIC设计规模的增长,单芯片已无法容纳整个设计,所以常常需要对设计进行逻辑分割,将子逻辑块映射到FPGA阵列中。 本文对逻辑验证系统的可配置互连结构和ASIC逻辑分割算法进行了深入的研究,提出了FPGA阵列的非对称可配置互连结构。与现有的对称互连结构相比,该结构能提供更多的互连通道,可实现对I/O数量、电平类型和互连路径的灵活配置。 本文对逻辑分割算法进行了较深入的研究。针对现有的两类分割算法存在的不足,提出并实现了基于设计模块的逻辑分割算法,该算法有三个重要特征:1)基于设计代码;2)以模块作为逻辑分割的最小单位;3)使用模块资源信息指导逻辑分割过程,避免了设计分割过程的盲目性,简化了逻辑分割过程。 本文还对并行逻辑分割方法进行了研究,提出了两种基于不同任务分配策略的并行分割算法,并对其进行了模拟和性能分析;验证了采用并行方案对ASIC逻辑进行分割和映射的可行性。 最后基于改进的芯片互连结构,使用原型系统验证方法对某一大规模ASIC设计进行了逻辑分割和功能验证。实验结果表明,使用改进后的FPGA阵列互连结构可以更方便和快捷地实现ASIC设计的分割和验证,不但能显著提高芯片间互连路径的利用率,而且能给逻辑分割乃至整个验证过程提供更好的支持,满足现在和将来大规模ASIC逻辑验证的需求。

    标签: FPGA ASIC 逻辑 验证技术

    上传时间: 2013-06-12

    上传用户:极客

  • 输电线路综合在线监测终端——基于ARM的数据采集和传输系统的设计与实现

    随着我国工农业生产的发展和人民生活水平的提高,作为国民经济基础之一的电力行业取得了迅猛的发展,电力系统输配电的安全性和可靠性也越来越受到电力系统运行、管理和科研人员的关注。输电线路的各种事故是影响电力线路安全运行的重要因素之一。本文正是在这一前提下,在参考国内外大量文献及研究成果的基础上,设计实现了一套输电线路综合在线监测系统。 本文研制的输电线路在线监测终端通过测量线路的泄漏电流、分布电压、气候参数以及图像信息,并将数据进行采集、处理后,将数据发送到后台监控中心,达到对输电线路运行状况进行实时监测的目的,并以此为依据给出线路的评估信息提供给电力部门作为其安排检修的依据,可以大大减少电力部门的工作量并预防线路事故的发生。 针对本系统功能丰富、监测参数众多的特点,作者设计了基于ARM的数据采集与传输系统。通过对ARM资源的合理分配,实现了监测终端的数据采集处理功能。终端的数据传输功能由ARM和无线传输模块配合完成,实现了GPRS和GSM SMS两种数据传输方式。 本文是对输电线路综合在线监测终端数据采集与传输系统设计和研究工作的总结,本文内容主要偏重于监测终端硬件和软件的研究设计。论文在最后一部分对运行得到的数据也进行了分析、总结。 本文研制的输电线路综合监测终端已在在几条高压输电线路上挂网运行,运行结果表明系统各方面性能良好,满足设计要求。

    标签: ARM 输电线路 在线监测 传输系统

    上传时间: 2013-07-20

    上传用户:古谷仁美

  • 基于ARM的远程数据采集传输系统

    在实际工程中,往往有大量分布广泛的现场数据需要远程采集传输。数据采集传输系统已经在实现自动化过程中发挥了重大作用。但还存在采集通道少、速率低、数据传输方式不灵活,操作复杂,对测试环境要求较高等问题。如何建立起新一代灵活、高效、高速、多通道、实用性强、覆盖面广、适应复杂监测环境的数据采集传输系统成为一个重要的工程问题。 随着社会的发展和进步,环境和生态的恶化越来越明显,日益威胁着人类的生存和发展。环境监测是环境保护的重要组成部分和基础性工作。国家环保部于2008年制定了《污染源在线自动监控(监测)数据采集传输仪技术要求标准》。本文在分析数据采集传输系统研究现状和发展趋势的基础上,依照该标准,研究了一种多种信号标准兼容,多种采集通道可选的环境监测用数据采集传输系统。课题来源于济南大陆机电有限公司委托科研项目(项目编号:W0624)。本文主要进行了以下工作: (1)分析研究数据采集传输系统的重要意义。调研数据采集传输系统的研究现状和发展趋势。分析环境监测用数据采集传输系统的特点。 (2)以国家环境保护部制定的《污染源在线自动监控(监测)数据采集传输仪技术要求标准》为依据,分析了环境监测用数据采集传输系统的特殊功能需求,制定了系统技术参数。为解决系统核心板与功能板架构存在的接口防震性差,系统不稳定等问题,提出功能主板与扩展接口板的系统架构。选用ARM9处理器S3C2440和嵌入式linux操作系统。 (3)以开发达到环保标准的数据采集传输系统为目标,进行了系统硬件设计制作。分析了系统的地址空间。详细分析了系统的扩展接口分配和地址空间分配,避免了总线等硬件资源的冲突。基于系统功能主板的总线扩展接口和GPIO扩展接口扩展了开关量采集单元、开关量输出单元、串口单元、模拟量采集单元、人机交互单元等功能单元等电路。设计制作了印制电路板。 (4)研究嵌入式linux开发过程,分析嵌入式linux驱动与应用程序架构。构建了交叉的嵌入式linux开发环境。对环境监测用数据采集传输系统的特定功能单元进行软件开发。主要进行了总线操作、模拟量采集、RS-232串口数据传输、GPRS数据传输、智能仪表的RS-485通讯等驱动应用程序开发。

    标签: ARM 远程数据采集 传输系统

    上传时间: 2013-07-10

    上传用户:klds

  • 基于ARM的高速绣花机控制器的研究与开发

    随着我国加入WTO,我国逐渐成为世界缝制设备生产和销售中心。在缝制设备行业占据极其重要地位的绣花机行业也因此而得到迅速发展,我国绣花机产量已占据全球绣花机产量的70%。但是,我国的绣花机行业在发展的过程中仍存在和面临着很多问题。一方面是产品结构和产品质量,我国的绣花机主要以中低档为主,在噪声、刺绣质量、效率、产品寿命以及维护性等方面与国外先进机型存在较大差距;另一方面是技术实力和创新能力,作为绣花机全部技术核心的控制器,国内能开发的公司屈指可数,缺乏有效的竞争,且技术实力和创新能力无法与国际企业相抗衡。 针对上述情况,本文分析了绣花机的工作原理和当前主流绣花机的控制方式及特点,在研究室已完成的中低速平绣型工业绣花机课题的基础上,设计了一种基于硬实时嵌入式操作系统WinCE5.0,以32位RISC架构ARM9处理器S3C2440A为主控芯片,以MAXII系列CPLDEPM1270为接口芯片的高速绣花机控制器。整个绣花机以高速,高质量为目标,以伺服电机作为主轴驱动,步进电机作为X/Y轴驱动,带USB接口和Ethernet接口,预留特种绣接口,带高分辨率彩色触摸屏,功能丰富,操作方便。 本文分7章,第一章阐述了课题背景,绣花机发展现状和关键技术;第二章从原理出发完成了需求分析,硬件和操作系统选型和项目规划;第三章完成了总体硬件系统设计并重点介绍了驱动系统,CPLD单元,主控制板的设计和各种资源的分配;第四章在分析WinCE及其项目开发流程和环境构建的基础上,完成了软件的总体框架设计并介绍了相关设计要点。第五章主要是驱动程序和运动控制模块并以步进电机驱动的开发为例介绍了流驱动的开发过程和相关的技术要点。第六章设计了一种自主的内部花样格式并完成了相应的测试。最后一章是对本课题的总结和展望。 本文不仅从项目研究与开发和软件工程的高度详细探讨了基丁ARM和WinCE5.0的绣花机控制器的整个开发过程,也具体的从硬件设计,资源配置,软件编写,驱动开发,运动控制和花样处理等多个方面进行了深入的分析和研究。本课题的工作对于高速高档绣花机的开发具有很好的参考价值和实践意义,对于提升国内绣花机行业在高端市场与国外企业的竞争力,提升民族品牌价值,改变国内绣花机控制器被少数公司所垄断,增加良性有效竞争有积极影响。

    标签: ARM 绣花机 控制器

    上传时间: 2013-06-29

    上传用户:qazwsxedc

  • JPEG2000标准中算术编码的FPGA设计与码率控制算法的研究

    JPEG2000是由ISO/ITU-T组织下的IECJTC1/SC29/WG1小组制定的下一代静止图像压缩标准,其优良的压缩特性使得它将具有广泛的应用领域。JPEG2000算法非常复杂,图像编码过程占用了大量的处理器时间开销和内存开销,因而通过对JPEG2000算法进行优化并采用硬件电路来实现JPEG2000标准的部分或全部内容,对加快编码速度从而扩展其应用领域有重要的意义。 本文的研究主要包括两方面的内容,其一是JPEG2000算术编码器算法的研究与硬件设计,其二是JPEG2000码率控制算法的研究与优化算法的设计。在研究算术编码器过程中,首先研究了JPEG2000中基于上下文的MQ算术编码器的编码原理和编码流程,之后采用有限状态机和二级流水线技术,并在不影响关键路径的情况下通过对算术编码步骤优化采用硬件描述语言对算术编码器进行了设计,并通过了功能仿真与综合。实验证明该设计不但编码速度快,而且流水线短,硬件设计的复杂度低且易于控制。 在研究码率控制算法过程中,首先结合率失真理论建立了算法的数学模型,并验证了该算法的有效性,之后深入分析了该数学模型的实现流程,找出影响算法效率的关键路径。在对算法优化时采用黄金分割点算法代替原来的二分查找法,并使用了码块R-D斜率最值记忆和码率误差控制算法。实验证明,采用优化算法在增加少量系统资源的情况下使得计算效率提高了60%以上。之后,分析了率失真理论与JPEG2000中PCRD-opt算法的具体实现,又提出了一种失真更低的比特分配方案,即按照“失真/码长”值从大到小通道编码顺序进行编码,通过对该算法的仿真验证,得出在固定码率条件下新算法将产生更少的失真。

    标签: JPEG 2000 FPGA 标准

    上传时间: 2013-07-13

    上传用户:long14578

  • 基于DSP和FPGA的四轴运动控制卡

    本文首先从数控系统的组成与特点进行详细分析,然后对运动控制卡在整个系统中承担功能进行了分析。根据数字型号处理器件的快速运算能力和现场可编程门阵列器件的灵活、通用性提出了基于DSP器件和FPGA器件进行总体设计的规划。 本文重点详细阐述了四轴运动控制卡硬件电路的设计。通过对现有部分PC总线的介绍与比较,设计选择了PCI总线作为上位PC与运动控制卡的通信总线,并且选择PCI9052芯片来设计PCI接口模块;基于DSP器件的特点,设计选择了TMS320LF2407芯片为核心,进行运算控制单元的设计,同时对其主要内部资源进行了分配。最后,根据硬件的原理图,完成了具体电路板的制作。 对软件设计,文章主要对插补算法在DSP上的实现作了一些探讨。介绍了两种加速模式:梯形加速模式和s曲线加速模式。就逐点比较法直线和圆弧插补算法以及数字积分插补原理也进行了分析。最终,提出总体程序流程控制、速度控制算法、插补算法等的程序设计框架,并进行了具体程序设计。

    标签: FPGA DSP 四轴 运动控制卡

    上传时间: 2013-05-31

    上传用户:kennyplds

  • 基于FPGA的串行通信实现与CRC校验

    本文应用EDA技术,基于FPGA器件设计与实现UART,并采用CRC校验。主要工作如下: 1、在异步串行通信电路部分完全用FPGA来实现。选用Xilinx公司的SpartanⅢ系列的XC3S1000来实现异步串行通信的接收、发送和接口控制功能,利用FPGA集成度比较高,具有在线可编程能力,在其完成各种功能的同时,完全可以将串行通信接口构建其中,可根据实际需求分配资源。 2、利用VerilogHDL语言非常容易掌握,功能比VHDL更强大的特点,可以在设计时不断修改程序,来适用不同规模的应用,而且采用Verilog输入法与工艺性无关,利用系统设计时对芯片的要求,施加不同的约束条件,即可设计出实际电路。 3、利用ModelSim仿真工具对程序进行功能仿真和时序仿真,以验证设计是否能获得所期望的功能,确定设计程序配置到逻辑芯片之后是否可以运行,以及程序在目标器件中的时序关系。 4、为保证数据传输的正确性,采用循环冗余校验CRC(CyclicRedundancyCheck),该编码简单,误判概率低,为了减少硬件成本,降低硬件设计的复杂度,本设计通过CRC算法软件实现。 实验结果表明,基于EDA技术的现场可编程门阵列FPGA集成度高,结构灵活,设计方法多样,开发周期短,调试方便,修改容易,采用FPGA较好地实现了串行数据的通信功能,并对数据作了一定的处理,本设计中为CRC校验。另外,可以利用FPGA的在线可编程特性,对本设计电路进行功能扩展,以满足更高的要求。

    标签: FPGA CRC 串行 通信实现

    上传时间: 2013-04-24

    上传用户:Altman

  • 网络路由器报文交换算法及实现

    随着现代互联网规模的不断扩大,网络数据流量迅速增长,传统的路由器已经无法满足网络的交换和路由需求。当前,新一代路由器普遍利用了交换式路由技术,通过使用交换背板以充分利用公共通信链路,有效的提高了链路的利用率,并使各通信节点的并行通信成为可能。硬件系统设计中结合了专用网络处理器,可编程器件各自的特点,采用了基于ASIC,FPGA,CPLD硬件结构模块化的设计方法。基于ASIC技术体系的GSR的出现,使得路由器的性能大大提高。但是,这种路由器主要满足数据业务(文字,图象)的传送要求,不能解决全业务(语音,数据,视频)数据传送的需要。随着网络规模的扩大,矛盾越来越突出,而基于网络处理器技术的新一代路由器,从理论上提出了解决GSR所存在问题的解决方案。 基于网络路由器技术实现的路由器,采用交换FPGA芯片硬件实现的方式,对路由器内部各种单播、多播数据包进行路由转发,实现网络路由器与外部数据收发芯片的数据通信。本文主要针对路由器内部交换FPGA芯片数据转发流程的特点,分析研究了传统交换FPGA所采用的交换算法,针对简单FIFO算法所产生的线头阻塞现象,结合虚拟输出队列(VOQ)机制及队列仲裁算法(RRM)的特点,并根据实际设计中各外围接口芯片,给出了一种消除数据转发过程中出现的线头阻塞的iSLIP改进算法。针对实际网络单播、多播数据包在数据转发处理过程的不同,给出了实际的解决方案。并对FPGA外部SSRAM包缓存带宽的利用,数据转发的包乱序现象及FPGA内部环回数据包的处理流程作了分析并提出了解决方案,有效的提高了路由器数据交换性能。 根据设计方案所采用的算法的实现方式,结合FPGA内部部分关键模块的功能特点及性能要求,给出了交换FPGA内部可用BlockRam资源合理的分配方案及部分模块的设计实现,满足了实际的设计要求。所有处理模块均在xilinx公司的FPGA芯片中实现。

    标签: 网络 报文交换 算法 路由器

    上传时间: 2013-04-24

    上传用户:牛布牛