📚 调试器设计技术资料

📦 资源总数：63719
💻 源代码：96243

🔥 调试器设计热门资料

查看全部63719个资源 »

高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。...

📅 👤 hxy200501
FPGA 多路 串并转换

虚拟仪器的技术优势在于可由用户自己定义通用仪器系统，且功能灵活，很容易构建，应用面极其广泛。运用LabWindows/CVI开发环境设计了数据播放器。通过UDP通信，手动载入相应的ini文件及数据文件，通过ini文件完成网络通讯、数据变量、数据采样间隔、数据文件格式的配置，采用链表方式管理、维护数据...

📅 👤 钓鳌牧马
LabWindows_CVI 数据播放器

💻 调试器设计源代码

查看更多 »
💻
用定时器设计的门铃.aws
💻
用定时器设计的门铃.c
💻
用定时器设计的门铃.o.d
💻
用定时器设计的门铃.aps
💻
用定时器设计的门铃.aws
💻
用定时器设计的门铃.c
📂 调试器设计资料分类
🔥 热门资料 查看最受欢迎的资源 💻 源代码 程序代码与工程文件 📚 全部资料 63719 个资源