此设计采用Verilog HDL硬件语言设计,在掌宇开发板上实现. 将整个电路分为两个子模块
此设计采用Verilog HDL硬件语言设计,在掌宇开发板上实现. 将整个电路分为两个子模块，一个提供同步信号（H_SYNC和V_SYNC）及像素位置信息；另一个接收像素位置信息，并输出颜色信号。这样便于进行图形修改，同时也容易实现...
语言设计技术资料
📦 资源总数：65234
💻 源代码：68261
🔌 电路图：1
🔥 语言设计热门资料
查看全部65234个资源 »c语言设计iir滤波器
c语言设计iir滤波器，在dsp的c5402的平台上实现iir滤波器...
学生成绩管理系统 为C语言设计 有姓名成绩班级等功能
学生成绩管理系统 为C语言设计 有姓名成绩班级等功能...
Altera AHDL语言设计的PCI总线Core,很难得的PCI设计资料
Altera AHDL语言设计的PCI总线Core,很难得的PCI设计资料...
8051C语言设计艺术(书）
8051C语言设计艺术(书）...
💻 语言设计源代码
查看更多 »📂 语言设计资料分类