Quartus环境下的7段译码管的扫描显示电路
上传时间： 2015-08-11
上传用户：小鹏
用veilog HDL编的七段译码显示电路。自己做的第一个此类程序，编译仿真通过，感觉不错
上传时间： 2014-01-25
上传用户：gououo
本文详细介绍了制作电路板的方法及步骤. 实验板的功能 这个实验板可以做如下实验： 1．可以进行运算器（加、减、乘和除法）、比较器、译码器、编码器、选择器、分配器和一般组合电路的实验 2．可以进行触发器、寄存器、计数器和一般时序电路的实验 3．可以进行频率计电路、时钟电路、计时电路、交通灯等复杂数字系统的实验 4．加扩展板可以进行A/D、D/A、串行E2ROM和8031单片机等方面的实验
上传时间： 2015-10-02
上传用户：colinal
各种电子器件管脚图,THD-1型数字电路实验箱简介,门电路及参数测试,半加器、全加器,数据选择器,数码比较器,译码器和数码显示器,锁存器和触发器,中规模计数器,双向移位寄存器,三态门和数据总线,半导体存储器,多谐振荡器,单稳态触发器,CMOS门电路及集成施密特触发器,集成数模转换器(DAC),逐次渐进型模数转换器(ADC)
上传时间： 2013-12-19
上传用户：heart520beat
PDF417的相关译码技术和电子电路设计
上传时间： 2016-05-23
上传用户：cc1015285075
用VHDL实现数字频率计,1. 时基产生与测频时序控制电路模块2. 待测信号脉冲计数电路模块3.锁存与译码显示控制电路模块4.顶层电路模块.
上传时间： 2016-06-04
上传用户：ls530720646
7段数码显示译码器设计7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是二进制的，所以输出表达都是十六进制的，为了满足十六进制数的译码显示，最方便的方法就是利用译码程序在FPGA/CPLD中来实现。例子作为七段译码器，输出信号LED7S的7位分别接数码管的7个段，高位在左，低位在右。例如当LED7S输出为“1101101”时，数码管的7个段g、f、e、d、c、b、a分别接1、1、0、1、1、0、1；接有高电平的段发亮，于是数码管显示“5”。
上传时间： 2014-01-26
上传用户：1427796291
学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。
上传时间： 2017-01-20
上传用户：sammi
学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。
上传时间： 2017-01-20
上传用户：liglechongchong
数字电路实验之译码器实验报告，内含源码及管脚配置
上传时间： 2017-06-12
上传用户：yeyang
