基于PLD的RS码编译码器设计
基于PLD的RS码编译码器设计,用VHDL语言编写,编译通过,测试结果正确。...
基于PLD的RS码编译码器设计,用VHDL语言编写,编译通过,测试结果正确。...
译码器工作模拟C语言实现 译码器工作模拟C语言实现...
基于fpga和sopc的用VHDL语言编写的EDA7段数码显示译码器...
基于fpga和sopc的用VHDL语言编写的EDA8段数码显示译码器...
介绍了viterbi译码器的编解码器的设计,包括decoder.v,encoder.v.control.v,ram.v等,压缩 包里面有pdf说明...