介绍了符合CCSDS标准的RS（255，223）码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现，减小了译码器的时延，提高了译码的速率，使用了VHDL语言完成译码器的设计与实现。测试表明，该译码器性能优良，适用于高速通信。
标签： FPGA RS码 译码器
上传时间： 2013-10-17
上传用户：cc1915
针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对 Turbo编译码系统模块化设计后优化统一，经时序仿真验证后下载配置到Altera公司Stratix III系列的EP3SL150F1152C2N中。测试结果表明，系统运行稳健可靠，并具有良好的移植性；集成化一体设计，为LTE标准下Turbo码 ASIC的开发提供了参考。
标签： Turbo LTE 标准 编译码器
上传时间： 2013-10-28
上传用户：d815185728
上传时间： 2013-12-13
上传用户：yzhl1988
上传时间： 2013-10-08
上传用户：回电话#
这是一个有关哈夫曼编/译码器的课程设计， 原题参见青华大学出版社出版、严巍敏主编的数据结构题集（c语言版）
标签： 译码器
上传时间： 2014-01-27
上传用户：fandeshun
哈夫曼编/译码器
上传时间： 2015-01-21
上传用户：sqq
这是一个哈夫曼编/译码器程序
标签： 译码器 程序
上传时间： 2014-07-09
上传用户：whenfly
7段数码显示译码器
标签： 数码显示 译码器
上传时间： 2015-02-28
上传用户：wangyi39
vhdl的3-8译码器
标签： vhdl 译码器
上传时间： 2014-01-03
上传用户：llandlu
通过对用硬件描述语言VHDL表示的某个专用部件（如中断控制器、差错控制码编码/译码器，此为译码器）的代码分析，构建它的逻辑结构，加深对相关部件设计技术的理解。 试验平台：MaxPlusII
标签： VHDL 硬件描述语言 中断控制器 差错控制
上传时间： 2015-04-08
上传用户：lps11188
