EDA原理及VHDL实现（何宾教授）
第1章 数字系统EDA设计概论 第2章 可编程逻辑器件设计方法 第3章 VHDL语言基础 第4章 数字逻辑单元设计 第5章 数字系统高级设计技术（*） 第6章 基于HDL设计输入 第7章 基于原理图设计输入 第8章 设计综合和行为仿真 ...
译码器设计技术资料
📦 资源总数：58228
💻 源代码：90171
🔥 译码器设计热门资料
查看全部58228个资源 »卷积码的C源程序
卷积码的C源程序，包括编码器和译码器。 还有一个是循环荣誉校验的vhdl]源码。...
duda的模式分类作业源代码
duda的模式分类作业源代码，第二章上机练习第2题。2类问题的分类器设计。c语言编程。...
EWB做的多功能数字钟 由振荡器输出稳定的高频脉冲信号作为时间基准
EWB做的多功能数字钟 由振荡器输出稳定的高频脉冲信号作为时间基准，经分频器输出标准的秒脉冲，秒计数器满60向分计数器进位，分计数器满60向小时计数器进位，小时计数器按“12翻1”规律计数，计数器经译码器送到显示器；计数出现误差可用校时电路进行校时、校分、校秒， 可发挥部分：使闹钟具有可整点报...
将4MHz的访波输入到ccc模块上
将4MHz的访波输入到ccc模块上，输出500Hz提供鸣叫声频。1kHz的方波经fen10模块进行十分频后为秒模块mian、分模块mina、时模块hour，提供时钟信号；用sst模块为整点报时提供控制信号，（当59 50"、52"、54"、56"、58"时，q500输出为”1”，秒为00时qlk输出...
💻 译码器设计源代码
查看更多 »📂 译码器设计资料分类