计费器设计中速度控制模块、里程计数模块、计费计数模块vhdl源代码
计费器设计中速度控制模块、里程计数模块、计费计数模块vhdl源代码...
计费器设计中速度控制模块、里程计数模块、计费计数模块vhdl源代码...
《分频器设计》绝对好用的EDA实验程序!已经通过测试。VHDL语言编写...
全数字调制解调器设计的matlab程序 有CIC FIR等滤波器...
基于fpga的JPEG编解码器设计,采用流水线优化解决时间并行性问题,提高DCT/IDCT模块的运行速度。...
基于FPGA的分频器设计,已经通过了仿真(VHDL语言编写)...