目标： 设计一个小型的学生管理系统。 第一步要求： 1、 对于一个学生类，作为整个系统的核心，我们希望这个类能包括学生共有的基本信息：学生姓名(strName)，学号(strNumber)，性别(strSex)，出生岁月(strBirthday)，专业(strSpeciality)，籍贯(strAddress)等,要求在构建学生对象的时候提供最少姓名和学号。 2、 作为学生类的实例，我们希望能通过设置器或访问器（set get方法）来修改这些学生的不同信息。 3、 通过对toString()方法的重写实现信息打印。 第二步要求： 4、 在构建学生对象的时候可以只提供姓名信息，要求在学生类内部对学号，自行处理。 ----------------------------------------------------------------------------- 第三步要求： 5、 学生中会选举一些人做为学生干部，那么这些学生就可以用继承的方式来构建一个新的类。学生干部比学生多一个职务(strDuty)字段,用多态实现班干部信息的打印。
标签： 管理系统
上传时间： 2016-01-05
上传用户：silenthink
ARM7平台上的A/D转换器程序，能实现直流电机和步进电机的交替控制，及速度和步距角的控制。
上传时间： 2013-12-25
上传用户：ukuk
新浪斗地主记牌器 使用前请您先阅读以下条款: 1) 本站仅对原软件包“依样”打包，但不保证所提供软件或程序的完整性和安全性。 2) 请在使用前查毒 ，这也是您使用其它网络资源所必须注意的事项 。 3) 软件安装过程谨慎点击下一步操作，以免误安装你可能不需要的第三方插件或恶意软件。 4) 由本站提供的程序对您的网站或计算机造成严重后果的本站概不负责。 5) 转载本站提供的相关资源请勿删除本声明文件。 6) 本站提供的程序均为网上搜集，如果该程序涉及或侵害到您的版权请立即写信通知我们。 7) 欢迎再次到ZDNet下载频道（download.zdnet.com.cn）下载您所需要的软件。 ZDNet China（至顶网）下载频道是国内最早成立的专业软件下载网站，国外分站也遍及美国、英国、澳大利亚、日本等国家，为软件开发者提供了无可比拟的专业传播渠道，目前 ZDNet China 已在国内设立了高速独立下载服务器，经历多年来的高速发展，现已成为国内影响力最大的软件资源中心。
标签： 软件包
上传时间： 2014-01-08
上传用户：PresidentHuang
一种基于局部密度比权重设置模型的加权支持向量回归模型来单步求解多分类问题：该方法先分别对类样本中每类样本利用局部密度比权重设置模型求出每个样本的权重隶属因子,然后运用加权lib支持向量回归算法对所有样本进行训练,获得回归分类器,希望对大家有用!
上传时间： 2013-12-06
上传用户：TF2015
基 于 低 压 电 力 载 波 的 智 能 电 表 的 设 计 针对目前的国情以及智能化住宅小区对电能计量系统的要求 介绍了一种基于低压电力线载波通信 的智能电表的设计方案 该方案以微处理单元为核心 以低压电力线作为数据通信的媒介 实现了电表数据的自 动传送 该表计与数据集中器 后台管理系统一起构成的多功能低压电力载波远程抄表系统 将具有广阔的推广 应用前景
上传时间： 2016-02-14
上传用户：jcljkh
一个微处理器的模似器，用JAVA写的，有15条指令，可执行简单的程序，并可单步执行，观看寄存器结果
上传时间： 2013-12-18
上传用户：stvnash
1. 以单极 2相磁化方式使步进电机正向旋转 2. 按中断开关的话，正-〉逆，逆-〉正 旋转。 3. 不使用delay函数，使用定时器/计数器
上传时间： 2014-12-06
上传用户：xuanchangri
[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序列检测器的设计][13--用状态机对ADC0832电路控制实现SIN函数发生器][14--用状态机实现ADC0809的采样电路设计][15--DMA方式A/D采样控制电路设计][16--硬件电子琴][17--乐曲自动演奏][18--秒表][19--移位相加8位硬件乘法器][20--VGA图像显示控制器(彩条)][21--VGA图像显示控制器][22--等精度频率计][23--模拟波形发生器][24--模拟示波器][25--通用异步收发器(UART)][26--8位CPU设计(COP2000)]
上传时间： 2014-09-06
上传用户：han_zh
本程序实现了一个数字频率计。它由一个测频控制信号发生器TESTCTL，8个有时钟的十进制计数器CNT10，一个32位锁存器REG32B组成。
上传时间： 2013-12-16
上传用户：894898248
用VHDL编写的一个出租车计费器，起步6元计2公里，此后每半公里计0.8元，停车等待每2.5分计0.8元。通过仿真，但未下载到CPLD测试
上传时间： 2016-06-18
上传用户：asddsd
