计时设计

计时设计技术资料下载专区，收录500份相关技术文档、开发源码、电路图纸等优质工程师资源，全部免费下载。

资源总数
500

计时设计 热门资料

查看全部 500 份 →

用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何...

2013-08-23 32 计时设计

99秒马表设计 开始时，显示“00”，第1次按下SP1后就开始计时。 第2次按SP1后，计时停止。 第3次按SP1后，计时归零。

2013-12-13 38 计时设计

用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何...

2016-04-03 107 计时设计