计时实验
计时实验技术资料下载专区，收录500份相关技术文档、开发源码、电路图纸等优质工程师资源，全部免费下载。
资源总数
500
计时实验 热门资料
查看全部 500 份 →基于FPGA的反应时间测试机verilog HDL实验
基于FPGA的反应时间测试机verilog HDL实验，适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈
2022-05-20
10
基于DSP_Builder的Lorenz系统时滞混沌实验方法
· 摘要： DSP Builder是一个算法级设计工具,使得基于FPGA的算法实现变得快速、便捷.本文在研究Lorenz时滞混沌系统的基础上,尝试提出一种基于DSP Builder和FPGA的数字离散混沌系统解决方法,...
2024-09-22
6