（2，1，9）软判决Viterbi译码器的设计与FPGA实现
卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法，它具有译码效率高、速度快等特点，被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9，码率为1/2，采用软判决方式的Viterbi译码器。 本文首先介绍了卷积码的基本概念，阐...
计时器技术资料
📦 资源总数：16661
💻 源代码：47789
🔌 电路图：1
计时器作为电子系统中不可或缺的组件，广泛应用于定时控制、信号生成及时间测量等领域。从简单的RC振荡电路到复杂的数字计数器，计时器技术覆盖了从基础教育到高级研发的各个层面。无论是初学者还是资深工程师，都能在这里找到适合自己的学习资料与项目案例。加入我们，探索超过16,000份精选资源，开启您的计时器设计之旅！
🔥 计时器热门资料
查看全部16661个资源 »卷积码在CDMA2000中的应用及其译码器FPGA实现
数字信息在有噪声的信道中传输时，受到噪声的影响，误码总是不可避免的。根据香农信息理论，只要使Es/N0足够大，就可以达到任意小的误码率。采用差错控制编码，即信道编码技术，可以在一定的Es/N0条件下有效地降低误码率。按照对信息元处理方式不同，信道编码分为分组码与卷积码两类。卷积码的k0和n0较小，实...
C#音乐播放器源代码
用c#编写的 音乐播放器播放源码 能实现基本本地音乐的播放功能-Written with c# music player, the local source to achieve basic music playback...
AD/DA转化器
AD/DA转化器，电子硬件工程师必备。比较基础的入门知识，一起分享一下。...
参数化Viterbi译码器的FPGA实现
本文以某型号接收机的应用为背景，主要论述了如何实现基于FPGA的参数化的Viterbi译码器的知识产权(IP)核。文中详细论述了译码器的内部结构、VerilogHDL(硬件描述语言)实现、仿真测试等。这些可变的参数包括：码型、ACS(加比选)单元的数目、软判决比特数、回溯深度等。用户可以根据自己的需...
💻 计时器源代码
查看更多 »📂 计时器资料分类