虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

计数译码

  • 巴克码生成与测试电路。 当计数脉冲不断进入由Q3Q2Q1组成的三位二进制异步计数器时

    巴克码生成与测试电路。 当计数脉冲不断进入由Q3Q2Q1组成的三位二进制异步计数器时,3-8译码器的8个输出经反相器后顺序输出高电平。其中五路信号经“或非”后再和其中3路“或”,在Y端便可顺序产生11000100代码序列。

    标签: Q3Q2Q1 测试电路 二进制 异步计数器

    上传时间: 2016-04-18

    上传用户:极客

  • 内置译码器的步进电机微步进驱动芯片

    内置译码器的步进电机微步进驱动芯片

    标签: 内置 译码器 步进电机 步进

    上传时间: 2013-06-07

    上传用户:eeworm

  • 译码器,编码器,数据选择器,电子开关,电源分册

    译码器,编码器,数据选择器,电子开关,电源分册

    标签: 译码器 编码器 数据选择器

    上传时间: 2013-06-11

    上传用户:eeworm

  • 十进计数管及其应用

    十进计数管及其应用

    标签:

    上传时间: 2013-07-16

    上传用户:eeworm

  • GB/T 2828.1-2003 计数抽样检验程序 第一部分

    GB/T 2828.1-2003 计数抽样检验程序 第一部分

    标签: 2828.1 2003 抽样

    上传时间: 2013-06-07

    上传用户:eeworm

  • 内置译码器的步进电机微步进驱动芯片.pdf

    专辑类-执行器件相关专辑-43册-296M 内置译码器的步进电机微步进驱动芯片.pdf

    标签: 内置 译码器 步进电机

    上传时间: 2013-04-24

    上传用户:tianjinfan

  • 现代集成电路实用手册-译码器-编码器-数据选择器-电子开关-电源分册-258页-5.5M.pdf

    专辑类-器件数据手册专辑-120册-2.15G 现代集成电路实用手册-译码器-编码器-数据选择器-电子开关-电源分册-258页-5.5M.pdf

    标签: 258 5.5 集成电路

    上传时间: 2013-04-24

    上传用户:zxh1986123

  • GB-T-2828.1-2003-计数抽样检验程序-第一部分-81页-5.2M.pdf

    专辑类-国标类相关专辑-313册-701M GB-T-2828.1-2003-计数抽样检验程序-第一部分-81页-5.2M.pdf

    标签: 2828.1 GB-T 2003 5.2

    上传时间: 2013-04-24

    上传用户:damozhi

  • 基于FPGA的Turbo码编译码器设计.rar

    作为性能优异的纠错编码,Turbo码自诞生以来就一直受到理论界以及工程应用界的关注。TD—SCDMA是我国拥有自主知识产权的3G通信标准,该标准把Turbo码是作为前向纠错体制,但Turbo码的译码算法比较复杂并且需要多次迭代,这造成Turbo码译码延时大,译码速度慢,因此限制了Turbo码的实际应用。因此有必要研究如何将现有的Turbo码译码算法进行简化,加速,使其转化成为适合在硬件上实现的算法,将实验室的理论研究成果转化成为硬件产品。 论文主要的研究内容有以下两点: 其一,提出信道自适应迭代译码方案。在事先设定最大迭代次数的情况下,自适应Turbo码译码算法能够根据信道的变化自动调整迭代次数。 仿真结果表明:该自适应迭代译码方案能够根据信道的变化自动调整迭代次数,在保证译码性能基本上没有损失的情况下,有效减少译码时间,明显提高译码速度。 其二,根据得到的信道自适应迭代译码方案,借助Xilinx公司Spartan3 FPGA硬件平台,使用Verilog硬件描述语言,将用C/C++语言写成的信道自适应迭代译码算法转化成为硬件设计实现,得到硬件电路,并对得到的译码器硬件电路进行测试。 测试结果表明:随着信道的变化,硬件电路的译码速度也随之自动变化,信噪比越高译码速度越快,并且硬件译码器性能(误比特率)与实验仿真基本一致。

    标签: Turbo FPGA 编译码器

    上传时间: 2013-05-31

    上传用户:huyiming139

  • 基于FPGA的Viterbi译码器设计与实现.rar

    卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。Viterbi算法是卷积码的最大似然译码算法,该算法译码性能好、速度快,并且硬件实现结构比较简单,是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展,使用FPGA实现Viterbi译码器的设计方法逐渐成为主流。不同通信系统所选用的卷积码不同,因此设计可重配置的Viterbi译码器,使其能够满足多种通信系统的应用需求,具有很重要的现实意义。 本文设计了基于FPGA的高速Viterbi译码器。在对Viterbi译码算法深入研究的基础上,重点研究了Viterbi译码器核心组成模块的电路实现算法。本设计中分支度量计算模块采用只计算可能的分支度量值的方法,节省了资源;加比选模块使用全并行结构保证处理速度;幸存路径管理模块使用3指针偶算法的流水线结构,大大提高了译码速度。在Xilinx ISE8.2i环境下,用VHDL硬件描述语言编写程序,实现(2,1,7)卷积码的Viterbi译码器。在(2,1,7)卷积码译码器基础上,扩展了Viterbi译码器的通用性,使其能够对不同的卷积码译码。译码器根据不同的工作模式,可以对(2,1,7)、(2,1,9)、(3,1,7)和(3,1,9)四种广泛运用的卷积码译码,并且可以修改译码深度等改变译码器性能的参数。 本文用Simulink搭建编译码系统的通信链路,生成测试Viterbi译码器所需的软判决输入。使用ModelSim SE6.0对各种模式的译码器进行全面仿真验证,Xilinx ISE8.2i时序分析报告表明译码器布局布线后最高译码速度可达200MHz。在FPGA和DSP组成的硬件平台上进一步测试译码器,译码器运行稳定可靠。最后,使用Simulink产生的数据对本文设计的Viterbi译码器的译码性能进行了分析,仿真结果表明,在同等条件下,本文设计的Viterbi译码器与Simulink中的Viterbi译码器模块的译码性能相当。

    标签: Viterbi FPGA 译码器

    上传时间: 2013-06-24

    上传用户:myworkpost