基于FPGA的多功能数字钟Verilog设计2007-06-17 21:06基本功能： 1．具有时、分、秒计数显示功能（6位数码管构成）
基于FPGA的多功能数字钟Verilog设计2007-06-17 21:06基本功能： 1．具有时、分、秒计数显示功能（6位数码管构成），以24小时循环为计时基准。 2. 具有调节小时、分钟的功能。 3．具有整点报时功能，整点报时的同时数码管显示闪烁提示。...
计数抓拍技术资料
📦 资源总数：743
💻 源代码：2848
计数抓拍技术，作为现代电子工程中不可或缺的一部分，广泛应用于人流统计、交通监控及安防系统等领域。通过精准的图像识别算法，实现对移动物体数量的高效准确记录。无论是对于智能城市构建还是商业数据分析，掌握此技术都能极大提升项目竞争力。本页面汇集了743个精选资源，从基础理论到高级应用案例一应俱全，是每位希望深入研究或实际运用该技术的工程师不可多得的学习宝库。立即探索，开启您的专业成长之旅！
🔥 计数抓拍热门资料
查看全部743个资源 »用51单片机实现数字钟 利用数码管、I/O口实现数字钟的计数功能
用51单片机实现数字钟 利用数码管、I/O口实现数字钟的计数功能，并显示在数码管上...
串计数问题 shi 是我做过的作业 新手可以一看咯
串计数问题 shi 是我做过的作业 新手可以一看咯...
实现10000进制（0000～9999）加/减计数
实现10000进制（0000～9999）加/减计数，S1为加数按键，每按一次S1， 计数加1，当计数至9999时，再按S1键则复位0000；S2为减数按键，每按 一次S2，计数减1，当计数至0000时，再按S2键则置数为9999。...
以单片机为控制核心 ,用可编程逻辑控制芯片 CPLD ,产生双32位的计数器和相位差检测器 ,进行等精度的 频率、相位差测量. 计数器的计数时间宽度和显示方式由键盘设定. 单片机读入计数值 ,进行浮
以单片机为控制核心 ,用可编程逻辑控制芯片 CPLD ,产生双32位的计数器和相位差检测器 ,进行等精度的 频率、相位差测量. 计数器的计数时间宽度和显示方式由键盘设定. 单片机读入计数值 ,进行浮点运算 ,测量结 果显示于液晶屏上...
💻 计数抓拍源代码
查看更多 »📂 计数抓拍资料分类