虚拟示波器信号发生器软件
虚拟示波器因具有波形触发、存储、显示、测量、波形数据分析处理等独特优点，其使用日益普及。由于虚拟示波器与模拟示波器之间存在较大的性能差异，如果使用不当，会产生较大的测量误差，从而影响测试任务。 ...
触发技术资料
📦 资源总数：427
💻 源代码：1282
触发，汉语词汇。拼音：chùfā释义：1、指因触动而激发起某种反应。语出《隋书·音乐志上》：“萌生触发，岁在春。《咸池》始奏，德尚仁。”
🔥 触发热门资料
查看全部427个资源 »虚拟示波器信号发生器软件
虚拟示波器因具有波形触发、存储、显示、测量、波形数据分析处理等独特优点，其使用日益普及。由于虚拟示波器与模拟示波器之间存在较大的性能差异，如果使用不当，会产生较大的测量误差，从而影响测试任务。 ...
Verilog_HDL的基本语法详解（夏宇闻版）
Verilog_HDL的基本语法详解（夏宇闻版）:Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HD...
GD-06 ALLEGRO通用GSM拨号器
D-06 ALLEGRO 是通用型的GSM拨号器和控制器，它既可以用于家庭又可以用于工业自动控制，用于安全防范或远程数据传输工程，触发任何一个输入端将会使得该装置以短信的方式发送报告到已编好程的电话号码上或直接打电话，通过发送特定的短信到该装置上，你可以打开或关闭远端控制输出端。基本设定...
Xilinx FPGA全局时钟资源的使用方法
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与...
💻 触发源代码
查看更多 »📂 触发资料分类