基于fpga的JPEG编解码器设计
基于fpga的JPEG编解码器设计,采用流水线优化解决时间并行性问题,提高DCT/IDCT模块的运行速度。...
基于fpga的JPEG编解码器设计,采用流水线优化解决时间并行性问题,提高DCT/IDCT模块的运行速度。...
用CPLD控制曼彻斯特编解码器,很详细的文字说明。...
论文格式,内含Viterbi编解码器的完整vhdl代码,文件为.nh格式...
f340的MP3程序,通过SD卡读入解码器...
MG3500SoC是支持H.264高清编解码器的片上系统,内部集成一个嵌入式ARM926处理器,支持高清H.264编解码、MPEG鄄2解码和JPEG编解码。介绍了MG3500SoC的主要性能特点、引脚排列、主要接口功能及在DVR上的应用,以及MG3500SoC及其周围器件的硬件设计,提出了在设计中应...