网站源码 网络编程 视频系统 转载自网络 无需解压密码
上传时间： 2017-08-25
上传用户：jhksyghr
近年来，LED显示系统在信息显示领域得到了广泛的应用，迅速发展成一种电子广告媒体，而且已形成具有相当发展潜力的电子产业。随着北京申办年奥运会的成功，必将进一步推动LED显示屏产业的发展。 就目前的发展趋势来看，LED视频显示系统是一个发展趋势。而目前的LED视频系统必须以PC机为视频源，一对一的联机、同步显示，属于同步显示系统，使用不是很灵活方便。一般用于大型购物广场的户外播放视频广告、电视和电影，还可用于大型体育比赛场所，实时直播赛况。尽管异步显示系统可脱机使用，方便灵活，但不能够播放视频信息。 从商业角度来说，技术先进的不一定就是能在市场上完全能行的通的。随着电子广告市场发展，城市街道的视频广告也必将是一种发展趋势，因为具有动感的彩色视频广告比普通的广告壁纸更能吸引人们眼球，同时也为城市添加一道靓丽的风景。而具有寿命长、成本低、亮度高、视角大、可视距离远等特点的LED显示系统比较适合此场所的显示要求。针对这一特点，开发一套小型、可脱机播放视频的LED显示系统，具有重要的意义和市场价值，不仅有助于城市电子广告产业的发展，也必将推进小型LED视频系统的研究进程以及在其他领域的广泛应用。 因此，本课题以此作为研究工作的起点。本文在分析LED显示屏工作原理后，针对目前LED异步显示系统存在的缺点，结合LED同步显示系统的主要功能及技术指标，提出解决关键问题的总体技术方案。该系统采用ARM+FPGA的硬件构架，利用ARM处理器可移植操作系统、自带LCD控制器、可实现图形界面系统的特点，将ARM系统作为视频源，FPGA用于显示数据重构、灰度扫描控制的电路设计，有效解决了该系统的关键技术问题。 本文的核心是ARM系统软硬件设计及FPGA逻辑设计两大部分。首先根据系统的总体设计方案实现控制系统硬件平台的设计：然后在此基础上通过对嵌入式Linux内核的移植、LCD驱动程序的开发及Qtopia图形界面系统的实现，完成了ARM系统的软件平台设计；最后重点介绍了FPGA的逻辑设计及仿真分析，并验证了各模块的功能设计的正确性。
上传时间： 2013-06-26
上传用户：luke5347
三维彩色信息获取系统目的是获取对象的三维空间坐标和颜色信息。它是计算机视觉研究的重要内容，也是当前信息科学研究中的一个重要热点。 本文首先介绍了三维信息获取技术的意义和实时可重构三维激光彩色信息获取系统总体方案。该方案合理划分了系统的图像处理任务，充分地利用了拥有的硬、软件资源。阐述了基于FPGA处理器的硬件系统结构及其工作原理和系统工作时序。 本文还研究了图像处理系统中的数字逻辑设计，总结出了较完整、规范化的设计流程和方法，介绍了从图像处理算法到可编程逻辑器件的规范化映射方法，总结了在视频系统中的高级设计技巧，包括并行流水线技术和循环结构的硬件实现方式等。 为了说明提出的设计方法，本文分析了基于自适应阈值的结构光条纹中心的方向模板快速检测算法的硬件实现。该算法是把自适应阈值法与可变方向模板法相结合，具有稳定性好、精度高、计算简单、数据存储量小、实现速度快的特点，此外，该方法有利于硬件快速实现。实践证明这种方法是实用的、有效的。 本文的重点在于研制了具有完全自主知识产权的实时可重构三维激光彩色信息获取系统中视频图像处理专用集成电路。该集成电路是实现系统快速算法的核心，使用现场可编程器FPGA器件EPlK50实现提取激光线、提取人头轮廓线和提取中心颜色线算法；该集成电路还要实现系统所需的控制逻辑。控制部分包括将视频采集输出端口信号转化为RGB真彩色信号的数据锁存模块、各FIFO缓存器的输入输出控制模块和系统需要的其它信号控制模块。提出提取轮廓线快速算法，即由FPGA处理器与主机交互式共同快速完成提取人头正侧影轮廓线算法。该专用集成电路研制是整个实时可重构三维激光彩色信息获取系统实现的关键。
标签：
上传时间： 2013-07-23
上传用户：lguotao
基于FPGA的OV7670实时视频系统开发
上传时间： 2013-11-08
上传用户：lixqiang
基于FPGA的OV7670实时视频系统开发
上传时间： 2013-11-06
上传用户：ljt101007
TI 满足不断增长的视频安全需求 智能视频系统行业市值预计到 2011 年将超过 90 亿美元，大幅增长主要归功于市场对安全需求不断上升，以及技术创新的不断发展，特别是我们将向数字化、全面网络化的视频系统过渡。 iSuppli 多媒体内容和服务部副总裁Mark Kirstein ：“TI 推出的高性能 DSP 可满足上述趋势的发展要求，这种 DSP 允许在整体网络视频监控系统中集成更高的灵活性、可升级性以及智能性。DSP 支持的 NVR 与DVR 等高级摄像头系统实现了视频内容分析等功能，将逐步代现有的 CCTV 摄像头，因为它们通过网络化技术将支持更大规模的安全系统。”
上传时间： 2013-11-05
上传用户：墙角有棵树
举例为车载视频系统中字符叠加技术的应用，使用富士通的MB90092实现字符叠加
上传时间： 2013-06-04
上传用户：JANEM
最新的HDMI I.3（高清晰度多媒体接口1.3）标准把以前的HDMI 1.0 - 1.2标准所规定的数据传送速度提高了一倍，每对差动信号线的速度达到3.4 Gbps。由于数据传送速度这么高，要求电路板的电容小，确保信号的素质很好，这给电路板的设计带来了新的挑战。在解决这个问题，实现可靠的静电放电（ESD）保护时，这点尤其重要。在HDMI系统设计中增加ESD保护时，如果选用合适的办法，就可以把问题简化。泰科电子的ESD和过电流保护参考设计，符合3.4 GHz的HDMI 1.3规范，达到IEC 61000-4-2关于ESD保护的要求，并且可以优化电路板的空间，所有这些可以帮助设计人员减少风险。本文探讨在HDMI 1.3系统中设计ESD保护的要求和容易犯的错误。 概述 在高清晰度视频系统中增加ESD保护，提出了许多复杂而且令人为难的问题，这会增加成本，会延长产品上市的时间。人们在选择ESD保护方案时，往往是根据解决这个问题的办法实现起来是否容易。不过，最简单的办法也许不可能提供充分的ESD保护，或者在电路板上占用的空间不能让人最满意。有些时候，在开始时看上去是解决ESD保护问题的最好办法，到了后来，会发现需要使用多种电路板材来保证时基信号达到要求。在实现一个充分的静电放电保护时，往往需要在尺寸、静电放电保护的性能以及实现起来是否容易这几方面进行折衷。一直到现在仍然是这样。
上传时间： 2013-10-22
上传用户：18602424091
This application note covers the design considerations of a system using the performance features of the LogiCORE™ IP Advanced eXtensible Interface (AXI) Interconnect core. The design focuses on high system throughput through the AXI Interconnect core with F MAX and area optimizations in certain portions of the design. The design uses five AXI video direct memory access (VDMA) engines to simultaneously move 10 streams (five transmit video streams and five receive video streams), each in 1920 x 1080p format, 60 Hz refresh rate, and up to 32 data bits per pixel. Each VDMA is driven from a video test pattern generator (TPG) with a video timing controller (VTC) block to set up the necessary video timing signals. Data read by each AXI VDMA is sent to a common on-screen display (OSD) core capable of multiplexing or overlaying multiple video streams to a single output video stream. The output of the OSD core drives the DVI video display interface on the board. Performance monitor blocks are added to capture performance data. All 10 video streams moved by the AXI VDMA blocks are buffered through a shared DDR3 SDRAM memory and are controlled by a MicroBlaze™ processor. The reference system is targeted for the Virtex-6 XC6VLX240TFF1156-1 FPGA on the Xilinx® ML605 Rev D evaluation board
上传时间： 2013-11-14
上传用户：fdmpy
This application note covers the design considerations of a system using the performance features of the LogiCORE™ IP Advanced eXtensible Interface (AXI) Interconnect core. The design focuses on high system throughput through the AXI Interconnect core with F MAX and area optimizations in certain portions of the design. The design uses five AXI video direct memory access (VDMA) engines to simultaneously move 10 streams (five transmit video streams and five receive video streams), each in 1920 x 1080p format, 60 Hz refresh rate, and up to 32 data bits per pixel. Each VDMA is driven from a video test pattern generator (TPG) with a video timing controller (VTC) block to set up the necessary video timing signals. Data read by each AXI VDMA is sent to a common on-screen display (OSD) core capable of multiplexing or overlaying multiple video streams to a single output video stream. The output of the OSD core drives the DVI video display interface on the board. Performance monitor blocks are added to capture performance data. All 10 video streams moved by the AXI VDMA blocks are buffered through a shared DDR3 SDRAM memory and are controlled by a MicroBlaze™ processor. The reference system is targeted for the Virtex-6 XC6VLX240TFF1156-1 FPGA on the Xilinx® ML605 Rev D evaluation board
上传时间： 2013-11-23
上传用户：shen_dafa
