补码
共 62 篇文章
补码 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 62 篇文章，持续更新中。
基于FPGA的rom写入和读取
难得一见的FPGA ROM操作完整资料，详细演示了如何用VHDL实现补码数据写入与读取，并在Quartus II中成功仿真验证，适合深入理解FPGA存储机制。
汇编求补码
可计算负数的补码，适应于stc单片机，含有ch451接口程序。负数为-99——0.
数字电路
数字电路技术1． 数制及不同数制间的转换
熟练掌握各种不同数制之间的互相转换。
2． 码制 定义、码的表示方法
BCD码的定义，常用BCD码特点及表示十进制数的方法。
3． 原码、反码、补码的表示方法
IAP源码
基于stm32写的ymoden协议写入flash
文件传输过程的开启：
（1）开启是由接收方开启传输，它发一个大写字母C开启传输。然后进入等待（SOH）状态，如果没有回应，就会超时退出。
（2）发送方开始时处于等待过程中，等待C。收到C以后，发送（SOH）数据包开始信号，发送序号（00），补码（FF），“文件名”，“\0”“文件大小”“除去序号外，补满128字节”，CRC校验两个字节。进入等
直接数字频率合成器的研究
本文介绍了直接数字频率合成器(DDS)的工作原理及基本结构，在此基础上推导了它的理想频谱，分析了DDS杂散的来源及抑制杂散的常用方法；重点研究了DDS中累加器和波形存储表的设计。针对DDS输入数据刷新率低的特点，双层累加器采用了32位由“流水时序”信号控制的改进的流水线结构，减少了与流水线级数相关的移位寄存器数量；各级流水线中的加法器采用组内、组间超前进位的方式提高了速度；引入相位累加器最低位修正
AD转换器MAX1195的原理及应用
MAX1195是MAXIM公司推出的最大采样率可达40Maps的双通道并行8位低功耗高速AD转换器.它具有单端输入和差分输入两种方式,并具有直接补偿二进制码和补码编码两种数据输出模式.文中介绍了它的功
基于FPGA的CCK调制技术的研究
本文以无线局域网IEEE 802．11b标准中的5．5Mbps和11Mbps这两种物理层高速数据传输速率的扩频调制方式——补码键控(CCK)调制为研究对象，对物理层传输原理及传输技术进行了较深入的分析；论述了补码序列；讨论了CCK调制的原理及其实现过程；将CCK调制与多元双正交键控(MBOK)调制进行了比较；应用MaxplusⅡ对CCK调制进行仿真，并对CCK调制性能作了简要的理论分析。 补码序列
4041 CMOS 四原码、补码缓冲器
<P>The CD4041UB/CD4041UBC is a quad true/complement<BR>buffer consisting of N- and P-channel enhance
AD22340中文资料,pdf datasheet (加速度传感器)
AD22340是小体积低功耗，测量范围±2g或±8g可选的3轴加速度传感器。数据通过SPI或者I2C串行方式以8位2的补码形式输出，<BR>AD22340适合于多种应用。典型的，如移动设备中，用于在倾
FDMCWTDM卫星通信体制中的复接分接技术及其FPGA实现
该文研究利用FPGA来实现FDM-CWTDM卫星通信体制中的复接和分接技术.FDM-CWTDM是近年来提出的一种新的复用转换技术.相对于FDM-TDM复用来说,FDM-CWTDM可以在星上不解扩解调,使星上转发器体积和功率都大大减小,而且可以使地面设备简化.在深入理解FDM-CWTDMA的复用体制的基础上,该文开展了以下的研究和工作:1.对FPGA的设计方法作了研究,分析了在FPGA设计中应注意的
基于FPGA的CCK调制技术的研究.rar
本文以无线局域网IEEE 802．11b标准中的5．5Mbps和11Mbps这两种物理层高速数据传输速率的扩频调制方式——补码键控(CCK)调制为研究对象，对物理层传输原理及传输技术进行了较深入的分析；论述了补码序列；讨论了CCK调制的原理及其实现过程；将CCK调制与多元双正交键控(MBOK)调制进行了比较；应用MaxplusⅡ对CCK调制进行仿真，并对CCK调制性能作了简要的理论分析。 补码序列
基于FPGA的PID控制器研究与实现.rar
基于微处理器的数字PID控制器改变了传统模拟PID控制器参数整定不灵活的问题。但是常规微处理器容易在环境恶劣的情况下出现程序跑飞的问题，如果实现PID软算法的微处理器因为强干扰或其他原因而出现故障，会引起输出值的大幅度变化或停止响应。而FPGA的应用可以从本质上解决这个问题。因此，利用FPGA开发技术，实现智能控制器算法的芯片化，使之能够广泛的用于各种场合，具有很大的应用意义。 首先分析FPGA的
使用互补码提高OTDR测量动态范围的方法
<P>使用互补码光脉冲作为光时域反射计的探测脉冲可以大幅提高光时域反射计的性能，在不影响距离分辨率的前提下提高有效测量距离、减少测量所需时间。基于此，介绍了该方法的理论基础并给出了具体的应用方法及仿真
checksum算法
bios里面的校验和的计算方法，各字节的和与0xff取模，然后取补码作为最后一个字节，以保证文件总和与oxff取模为0
基于FPGA的PID控制器研究与实现
基于微处理器的数字PID控制器改变了传统模拟PID控制器参数整定不灵活的问题。但是常规微处理器容易在环境恶劣的情况下出现程序跑飞的问题，如果实现PID软算法的微处理器因为强干扰或其他原因而出现故障，会引起输出值的大幅度变化或停止响应。而FPGA的应用可以从本质上解决这个问题。因此，利用FPGA开发技术，实现智能控制器算法的芯片化，使之能够广泛的用于各种场合，具有很大的应用意义。 首先分析FPGA的
ADXL345中文资料.pdf
ADXL345是一款小而薄的超低功耗3轴加速度计，分辨率
高(13位)，测量范围达± 16g。数字输出数据为16位二进制
补码格式，可通过SPI(3线或4线)或I2
C数字接口访问。
ADXL345非常适合移动设备应用。它可以在倾斜检测应用
中测量静态重力加速度，还可以测量运动或冲击导致的动
态加速度。其高分辨率(3.9mg/LSB)，能够测量不到1.0°的
倾斜角度变化。
黑金AX301开发板通过串口采集AD9226数据
<p>平台：黑金AX301开发板、配套的AD9226采集卡、jtag下载线、miniUSB供电</p><p>开发环境：quartus ii11.0</p><p>工作流程：（1）AD采集卡采集到12位的数据</p><p>（2）FPGA中，FIFO缓存采集到的数据，采用异步FIFO、深度4096；FIFO存满之后通过串口发送，发送完之后FIFO重新读入数据。</p><p>（3）通过串口将采集数据发送给
ADXL345三轴加速度计高分辨率测量英文数据手册
<p>一般描述</p><p><br/></p><p>ADXL345是小、薄、低功耗、三轴加速度计高分辨率（13位）测量，最高可达16克数字。输出数据被格式化为16位补码并可访问。或者通过一个SPI（3或4线）或I2数字接口。</p><p><br/></p><p>ADXL345非常适合移动设备的应用程序。它倾斜传感应用中重力加速度的测量，以及运动引起的动态加速度或冲击。它的高分辨率（3.9毫克/ L
zigbee提取RSSI值讲解
<p>该文档为zigbee提取RSSI值讲解文档，是一份十分不错的参考资料，</p><p>1、当接收到数据包后，数据包中就有 RSSI 信息，可以用 afIncomingMSGPacket_t 结构体提
取，里面有 byte LinkQuality </p><p>RSSI 反映接收信号强度，LQI 反映信号的连接质量，两者都可以通过读取芯片的寄存器得
到。 </p><p>R
AVR汇编指令
<p>一、算术和逻辑指令 1、加法指令 不带进位位加法：ADD Rd,Rr 带进位位加法：ADC Rd,Rr 字加立即数：ADIW Rdl,K 增1指令：INC Rd 2、减法指令 不带进位位减法：SUB Rd,Rr 减立即数（字节）：SUBI Rd,K 带进位位减法SBC ：Rd,Rr 带进位位减立即数（字节）：SBCI Rd,K 减立即数（字）：SBIW Rdl,K 减1指令：DEC R