📚 芯片验证技术资料

📦 资源总数：14950

💻 源代码：10268

🔥 芯片验证热门资料

查看全部14950个资源 »

高速Viterbi译码器的FPGA实现

本文提出了一种高速Viterbi译码器的FPGA实现方案。这种Viterbi译码器的设计方案既可以制成高性能的单片差错控制器，也可以集成到大规模ASIC通信芯片中，作为全数字接收的一部分。本文所设计的Viterbi译码器采用了基四算法，与基二算法相比，其译码速率在理论上约提升一倍。加一比一选单元是...

📅 2013-04-24 👤 181992417

Viterbi FPGA 译码器

高速并行信号处理板数据接口与控制的FPGA设计

随着信息社会的发展，人们要处理的各种信息总量变得越来越大，尤其在处理大数据量与实时处理数据方面，对处理设备的要求是非常高的。为满足这些要求，实时快速的各种CPU、处理板应运而生。这类CPU与板卡处理数据速度快，效率高，并且不断的完善与发展。此类板卡要求与外部设备通讯，同时也要进行内部的数据交换，于是...

📅 2013-06-30 👤 唐僧他不信佛

FPGA 高速并行信号处理板数据接口

机载双基地SAR成像算法的FPGA设计与实现

双基地合成孔径雷达(简称双基地SAR或Bistatic SAR)是一种新的成像雷达，也是当今SAR技术的一个发展方向，在军用及民用领域都具有良好的应用前景，近年来成为研究的热点。本文则侧重于研究双基地SAR的距离一多普勒(R-D)成像算法的实现。在双基地SAR系统及成像算法的研究方面，推导了双基地...

📅 2013-07-26 👤 是王洪文

FPGA SAR 机载双基地

基于FPGA的信道均衡器的设计与实现

在无线通信系统中,信号在传输过程中由于多径效应和信道带宽的有限性以及信道特性的不完善性导致不可避免地产生码间串扰(Intersymbol Interference).为了克服码间串扰所带来的信号畸变,则必须在接收端增加均衡器,以补偿信道特性,正确恢复发送序列.盲均衡器由于不需要训练序列,仅利用接收信...

📅 2013-07-25 👤 cuibaigao

FPGA 信道均衡器

基于FPGA技术的高性能AES_CBC算法的实现研究

AES是美国于2000年10月份确立的高级加密标准，该标准的反馈链路模式AESCBC加密算法，用于在IPSec中替代DESCBC和3DESCBC。加密是安全数据网络的关键，要保证在公众网上传输的信息不被窃取和偷听，必须对数据进行加密。在不影响网络性能的前提下，快速实现数据加密/解密，对于开发高性能...

📅 2013-05-29 👤 wangzhen1990

AES_CBC FPGA 性能实现研究